vcs.maemo.org Git - kernel-power/blob - usbhost/drivers/usb/musb/musb_regs.h

   1 /*
   2  * MUSB OTG driver register defines
   3  *
   4  * Copyright 2005 Mentor Graphics Corporation
   5  * Copyright (C) 2005-2006 by Texas Instruments
   6  * Copyright (C) 2006-2007 Nokia Corporation
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License
  10  * version 2 as published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful, but
  13  * WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15  * General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
  20  * 02110-1301 USA
  21  *
  22  * THIS SOFTWARE IS PROVIDED "AS IS" AND ANY EXPRESS OR IMPLIED
  23  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  24  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  25  * NO EVENT SHALL THE AUTHORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  26  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  27  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
  28  * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  29  * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  31  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  */
  34
  35 #ifndef __MUSB_REGS_H__
  36 #define __MUSB_REGS_H__
  37
  38 #include "isp1704.h"
  39
  40 #define MUSB_EP0_FIFOSIZE       64      /* This is non-configurable */
  41
  42 /*
  43  * MUSB Register bits
  44  */
  45
  46 /* POWER */
  47 #define MUSB_POWER_ISOUPDATE    0x80
  48 #define MUSB_POWER_SOFTCONN     0x40
  49 #define MUSB_POWER_HSENAB       0x20
  50 #define MUSB_POWER_HSMODE       0x10
  51 #define MUSB_POWER_RESET        0x08
  52 #define MUSB_POWER_RESUME       0x04
  53 #define MUSB_POWER_SUSPENDM     0x02
  54 #define MUSB_POWER_ENSUSPEND    0x01
  55
  56 /* INTRUSB */
  57 #define MUSB_INTR_SUSPEND       0x01
  58 #define MUSB_INTR_RESUME        0x02
  59 #define MUSB_INTR_RESET         0x04
  60 #define MUSB_INTR_BABBLE        0x04
  61 #define MUSB_INTR_SOF           0x08
  62 #define MUSB_INTR_CONNECT       0x10
  63 #define MUSB_INTR_DISCONNECT    0x20
  64 #define MUSB_INTR_SESSREQ       0x40
  65 #define MUSB_INTR_VBUSERROR     0x80    /* For SESSION end */
  66
  67 /* DEVCTL */
  68 #define MUSB_DEVCTL_BDEVICE     0x80
  69 #define MUSB_DEVCTL_FSDEV       0x40
  70 #define MUSB_DEVCTL_LSDEV       0x20
  71 #define MUSB_DEVCTL_VBUS        0x18
  72 #define MUSB_DEVCTL_VBUS_SHIFT  3
  73 #define MUSB_DEVCTL_HM          0x04
  74 #define MUSB_DEVCTL_HR          0x02
  75 #define MUSB_DEVCTL_SESSION     0x01
  76
  77 /* ULPI_REG_CONTROL */
  78 #define ULPI_REG_REQ            (1 << 0)
  79 #define ULPI_REG_CMPLT          (1 << 1)
  80 #define ULPI_RDN_WR             (1 << 2)
  81
  82 /* TESTMODE */
  83 #define MUSB_TEST_FORCE_HOST    0x80
  84 #define MUSB_TEST_FIFO_ACCESS   0x40
  85 #define MUSB_TEST_FORCE_FS      0x20
  86 #define MUSB_TEST_FORCE_HS      0x10
  87 #define MUSB_TEST_PACKET        0x08
  88 #define MUSB_TEST_K             0x04
  89 #define MUSB_TEST_J             0x02
  90 #define MUSB_TEST_SE0_NAK       0x01
  91
  92 /* Allocate for double-packet buffering (effectively doubles assigned _SIZE) */
  93 #define MUSB_FIFOSZ_DPB 0x10
  94 /* Allocation size (8, 16, 32, ... 4096) */
  95 #define MUSB_FIFOSZ_SIZE        0x0f
  96
  97 /* CSR0 */
  98 #define MUSB_CSR0_FLUSHFIFO     0x0100
  99 #define MUSB_CSR0_TXPKTRDY      0x0002
 100 #define MUSB_CSR0_RXPKTRDY      0x0001
 101
 102 /* CSR0 in Peripheral mode */
 103 #define MUSB_CSR0_P_SVDSETUPEND 0x0080
 104 #define MUSB_CSR0_P_SVDRXPKTRDY 0x0040
 105 #define MUSB_CSR0_P_SENDSTALL   0x0020
 106 #define MUSB_CSR0_P_SETUPEND    0x0010
 107 #define MUSB_CSR0_P_DATAEND     0x0008
 108 #define MUSB_CSR0_P_SENTSTALL   0x0004
 109
 110 /* CSR0 in Host mode */
 111 #define MUSB_CSR0_H_DIS_PING            0x0800
 112 #define MUSB_CSR0_H_WR_DATATOGGLE       0x0400  /* Set to allow setting: */
 113 #define MUSB_CSR0_H_DATATOGGLE          0x0200  /* Data toggle control */
 114 #define MUSB_CSR0_H_NAKTIMEOUT          0x0080
 115 #define MUSB_CSR0_H_STATUSPKT           0x0040
 116 #define MUSB_CSR0_H_REQPKT              0x0020
 117 #define MUSB_CSR0_H_ERROR               0x0010
 118 #define MUSB_CSR0_H_SETUPPKT            0x0008
 119 #define MUSB_CSR0_H_RXSTALL             0x0004
 120
 121 /* CSR0 bits to avoid zeroing (write zero clears, write 1 ignored) */
 122 #define MUSB_CSR0_P_WZC_BITS    \
 123         (MUSB_CSR0_P_SENTSTALL)
 124 #define MUSB_CSR0_H_WZC_BITS    \
 125         (MUSB_CSR0_H_NAKTIMEOUT | MUSB_CSR0_H_RXSTALL \
 126         | MUSB_CSR0_RXPKTRDY)
 127
 128 /* TxType/RxType */
 129 #define MUSB_TYPE_SPEED         0xc0
 130 #define MUSB_TYPE_SPEED_SHIFT   6
 131 #define MUSB_TYPE_PROTO         0x30    /* Implicitly zero for ep0 */
 132 #define MUSB_TYPE_PROTO_SHIFT   4
 133 #define MUSB_TYPE_REMOTE_END    0xf     /* Implicitly zero for ep0 */
 134
 135 /* CONFIGDATA */
 136 #define MUSB_CONFIGDATA_MPRXE           0x80    /* Auto bulk pkt combining */
 137 #define MUSB_CONFIGDATA_MPTXE           0x40    /* Auto bulk pkt splitting */
 138 #define MUSB_CONFIGDATA_BIGENDIAN       0x20
 139 #define MUSB_CONFIGDATA_HBRXE           0x10    /* HB-ISO for RX */
 140 #define MUSB_CONFIGDATA_HBTXE           0x08    /* HB-ISO for TX */
 141 #define MUSB_CONFIGDATA_DYNFIFO         0x04    /* Dynamic FIFO sizing */
 142 #define MUSB_CONFIGDATA_SOFTCONE        0x02    /* SoftConnect */
 143 #define MUSB_CONFIGDATA_UTMIDW          0x01    /* Data width 0/1 => 8/16bits */
 144
 145 /* TXCSR in Peripheral and Host mode */
 146 #define MUSB_TXCSR_AUTOSET              0x8000
 147 #define MUSB_TXCSR_DMAENAB              0x1000
 148 #define MUSB_TXCSR_FRCDATATOG           0x0800
 149 #define MUSB_TXCSR_DMAMODE              0x0400
 150 #define MUSB_TXCSR_CLRDATATOG           0x0040
 151 #define MUSB_TXCSR_FLUSHFIFO            0x0008
 152 #define MUSB_TXCSR_FIFONOTEMPTY         0x0002
 153 #define MUSB_TXCSR_TXPKTRDY             0x0001
 154
 155 /* TXCSR in Peripheral mode */
 156 #define MUSB_TXCSR_P_ISO                0x4000
 157 #define MUSB_TXCSR_P_INCOMPTX           0x0080
 158 #define MUSB_TXCSR_P_SENTSTALL          0x0020
 159 #define MUSB_TXCSR_P_SENDSTALL          0x0010
 160 #define MUSB_TXCSR_P_UNDERRUN           0x0004
 161
 162 /* TXCSR in Host mode */
 163 #define MUSB_TXCSR_H_WR_DATATOGGLE      0x0200
 164 #define MUSB_TXCSR_H_DATATOGGLE         0x0100
 165 #define MUSB_TXCSR_H_NAKTIMEOUT         0x0080
 166 #define MUSB_TXCSR_H_RXSTALL            0x0020
 167 #define MUSB_TXCSR_H_ERROR              0x0004
 168
 169 /* TXCSR bits to avoid zeroing (write zero clears, write 1 ignored) */
 170 #define MUSB_TXCSR_P_WZC_BITS   \
 171         (MUSB_TXCSR_P_INCOMPTX | MUSB_TXCSR_P_SENTSTALL \
 172         | MUSB_TXCSR_P_UNDERRUN | MUSB_TXCSR_FIFONOTEMPTY)
 173 #define MUSB_TXCSR_H_WZC_BITS   \
 174         (MUSB_TXCSR_H_NAKTIMEOUT | MUSB_TXCSR_H_RXSTALL \
 175         | MUSB_TXCSR_H_ERROR | MUSB_TXCSR_FIFONOTEMPTY)
 176
 177 /* RXCSR in Peripheral and Host mode */
 178 #define MUSB_RXCSR_AUTOCLEAR            0x8000
 179 #define MUSB_RXCSR_DMAENAB              0x2000
 180 #define MUSB_RXCSR_DISNYET              0x1000
 181 #define MUSB_RXCSR_PID_ERR              0x1000
 182 #define MUSB_RXCSR_DMAMODE              0x0800
 183 #define MUSB_RXCSR_INCOMPRX             0x0100
 184 #define MUSB_RXCSR_CLRDATATOG           0x0080
 185 #define MUSB_RXCSR_FLUSHFIFO            0x0010
 186 #define MUSB_RXCSR_DATAERROR            0x0008
 187 #define MUSB_RXCSR_FIFOFULL             0x0002
 188 #define MUSB_RXCSR_RXPKTRDY             0x0001
 189
 190 /* RXCSR in Peripheral mode */
 191 #define MUSB_RXCSR_P_ISO                0x4000
 192 #define MUSB_RXCSR_P_SENTSTALL          0x0040
 193 #define MUSB_RXCSR_P_SENDSTALL          0x0020
 194 #define MUSB_RXCSR_P_OVERRUN            0x0004
 195
 196 /* RXCSR in Host mode */
 197 #define MUSB_RXCSR_H_AUTOREQ            0x4000
 198 #define MUSB_RXCSR_H_WR_DATATOGGLE      0x0400
 199 #define MUSB_RXCSR_H_DATATOGGLE         0x0200
 200 #define MUSB_RXCSR_H_RXSTALL            0x0040
 201 #define MUSB_RXCSR_H_REQPKT             0x0020
 202 #define MUSB_RXCSR_H_ERROR              0x0004
 203
 204 /* RXCSR bits to avoid zeroing (write zero clears, write 1 ignored) */
 205 #define MUSB_RXCSR_P_WZC_BITS   \
 206         (MUSB_RXCSR_P_SENTSTALL | MUSB_RXCSR_P_OVERRUN \
 207         | MUSB_RXCSR_RXPKTRDY)
 208 #define MUSB_RXCSR_H_WZC_BITS   \
 209         (MUSB_RXCSR_H_RXSTALL | MUSB_RXCSR_H_ERROR \
 210         | MUSB_RXCSR_DATAERROR | MUSB_RXCSR_RXPKTRDY)
 211
 212 /* HUBADDR */
 213 #define MUSB_HUBADDR_MULTI_TT           0x80
 214
 215
 216 #ifndef CONFIG_BLACKFIN
 217
 218 /*
 219  * Common USB registers
 220  */
 221
 222 #define MUSB_FADDR              0x00    /* 8-bit */
 223 #define MUSB_POWER              0x01    /* 8-bit */
 224
 225 #define MUSB_INTRTX             0x02    /* 16-bit */
 226 #define MUSB_INTRRX             0x04
 227 #define MUSB_INTRTXE            0x06
 228 #define MUSB_INTRRXE            0x08
 229 #define MUSB_INTRUSB            0x0A    /* 8 bit */
 230 #define MUSB_INTRUSBE           0x0B    /* 8 bit */
 231 #define MUSB_FRAME              0x0C
 232 #define MUSB_INDEX              0x0E    /* 8 bit */
 233 #define MUSB_TESTMODE           0x0F    /* 8 bit */
 234 #define MUSB_MISC               0x61    /* 8 bit */
 235
 236 /* Get offset for a given FIFO from musb->mregs */
 237 #ifdef  CONFIG_USB_TUSB6010
 238 #define MUSB_FIFO_OFFSET(epnum) (0x200 + ((epnum) * 0x20))
 239 #else
 240 #define MUSB_FIFO_OFFSET(epnum) (0x20 + ((epnum) * 4))
 241 #endif
 242
 243 /*
 244  * Additional Control Registers
 245  */
 246
 247 #define MUSB_DEVCTL             0x60    /* 8 bit */
 248
 249 /* These are always controlled through the INDEX register */
 250 #define MUSB_TXFIFOSZ           0x62    /* 8-bit (see masks) */
 251 #define MUSB_RXFIFOSZ           0x63    /* 8-bit (see masks) */
 252 #define MUSB_TXFIFOADD          0x64    /* 16-bit offset shifted right 3 */
 253 #define MUSB_RXFIFOADD          0x66    /* 16-bit offset shifted right 3 */
 254
 255 /* REVISIT: vctrl/vstatus: optional vendor utmi+phy register at 0x68 */
 256 #define MUSB_HWVERS             0x6C    /* 8 bit */
 257
 258 /* ULPI Registers */
 259 #define ULPI_VBUS_CONTROL       0x70    /* 8 bit */
 260 #define ULPI_CARKIT_CONTROL     0x71    /* 8 bit */
 261 #define ULPI_INT_MASK           0x72    /* 8 bit */
 262 #define ULPI_INT_SRC            0x73    /* 8 bit */
 263 #define ULPI_REG_DATA           0x74    /* 8 bit */
 264 #define ULPI_REG_ADDR           0x75    /* 8 bit */
 265 #define ULPI_REG_CONTROL        0x76    /* 8 bit */
 266 #define ULPI_RAW_DATA           0x77    /* 8 bit */
 267
 268 #define MUSB_EPINFO             0x78    /* 8 bit */
 269 #define MUSB_RAMINFO            0x79    /* 8 bit */
 270 #define MUSB_LINKINFO           0x7a    /* 8 bit */
 271 #define MUSB_VPLEN              0x7b    /* 8 bit */
 272 #define MUSB_HS_EOF1            0x7c    /* 8 bit */
 273 #define MUSB_FS_EOF1            0x7d    /* 8 bit */
 274 #define MUSB_LS_EOF1            0x7e    /* 8 bit */
 275
 276 /* Offsets to endpoint registers */
 277 #define MUSB_TXMAXP             0x00
 278 #define MUSB_TXCSR              0x02
 279 #define MUSB_CSR0               MUSB_TXCSR      /* Re-used for EP0 */
 280 #define MUSB_RXMAXP             0x04
 281 #define MUSB_RXCSR              0x06
 282 #define MUSB_RXCOUNT            0x08
 283 #define MUSB_COUNT0             MUSB_RXCOUNT    /* Re-used for EP0 */
 284 #define MUSB_TXTYPE             0x0A
 285 #define MUSB_TYPE0              MUSB_TXTYPE     /* Re-used for EP0 */
 286 #define MUSB_TXINTERVAL         0x0B
 287 #define MUSB_NAKLIMIT0          MUSB_TXINTERVAL /* Re-used for EP0 */
 288 #define MUSB_RXTYPE             0x0C
 289 #define MUSB_RXINTERVAL         0x0D
 290 #define MUSB_FIFOSIZE           0x0F
 291 #define MUSB_CONFIGDATA         MUSB_FIFOSIZE   /* Re-used for EP0 */
 292
 293 /* Offsets to endpoint registers in indexed model (using INDEX register) */
 294 #define MUSB_INDEXED_OFFSET(_epnum, _offset)    \
 295         (0x10 + (_offset))
 296
 297 /* Offsets to endpoint registers in flat models */
 298 #define MUSB_FLAT_OFFSET(_epnum, _offset)       \
 299         (0x100 + (0x10*(_epnum)) + (_offset))
 300
 301 #ifdef CONFIG_USB_TUSB6010
 302 /* TUSB6010 EP0 configuration register is special */
 303 #define MUSB_TUSB_OFFSET(_epnum, _offset)       \
 304         (0x10 + _offset)
 305 #include "tusb6010.h"           /* Needed "only" for TUSB_EP0_CONF */
 306 #endif
 307
 308 #define MUSB_TXCSR_MODE                 0x2000
 309
 310 /* "bus control"/target registers, for host side multipoint (external hubs) */
 311 #define MUSB_TXFUNCADDR         0x00
 312 #define MUSB_TXHUBADDR          0x02
 313 #define MUSB_TXHUBPORT          0x03
 314
 315 #define MUSB_RXFUNCADDR         0x04
 316 #define MUSB_RXHUBADDR          0x06
 317 #define MUSB_RXHUBPORT          0x07
 318
 319 #define MUSB_BUSCTL_OFFSET(_epnum, _offset) \
 320         (0x80 + (8*(_epnum)) + (_offset))
 321
 322 static inline u8 musb_ulpi_readb(void __iomem *addr, u8 offset)
 323 {
 324         int     i = 0;
 325         u8      r;
 326
 327         musb_writeb(addr, ULPI_REG_ADDR, offset);
 328         musb_writeb(addr, ULPI_REG_CONTROL, ULPI_REG_REQ | ULPI_RDN_WR);
 329
 330         while (!(musb_readb(addr, ULPI_REG_CONTROL) & ULPI_REG_CMPLT)) {
 331                 i++;
 332                 if (i == 10000) {
 333                         DBG(3, "ULPI read timed out\n");
 334                         return 0;
 335                 }
 336
 337         }
 338         r = musb_readb(addr, ULPI_REG_CONTROL);
 339         r &= ~ULPI_REG_CMPLT;
 340         musb_writeb(addr, ULPI_REG_CONTROL, r);
 341
 342         return musb_readb(addr, ULPI_REG_DATA);
 343 }
 344
 345 static inline void musb_ulpi_writeb(void __iomem *addr,
 346         u8 offset, u8 data)
 347 {
 348         int     i = 0;
 349         u8      r = 0;
 350
 351         musb_writeb(addr, ULPI_REG_ADDR, offset);
 352         musb_writeb(addr, ULPI_REG_DATA, data);
 353         musb_writeb(addr, ULPI_REG_CONTROL, ULPI_REG_REQ);
 354
 355         while(!(musb_readb(addr, ULPI_REG_CONTROL) & ULPI_REG_CMPLT)) {
 356                 i++;
 357                 if (i == 10000) {
 358                         DBG(3, "ULPI write timed out\n");
 359                         return;
 360                 }
 361         }
 362
 363         r = musb_readb(addr, ULPI_REG_CONTROL);
 364         r &= ~ULPI_REG_CMPLT;
 365         musb_writeb(addr, ULPI_REG_CONTROL, r);
 366 }
 367
 368 static inline void musb_write_txfifosz(void __iomem *mbase, u8 c_size)
 369 {
 370         musb_writeb(mbase, MUSB_TXFIFOSZ, c_size);
 371 }
 372
 373 static inline void musb_write_txfifoadd(void __iomem *mbase, u16 c_off)
 374 {
 375         musb_writew(mbase, MUSB_TXFIFOADD, c_off);
 376 }
 377
 378 static inline void musb_write_rxfifosz(void __iomem *mbase, u8 c_size)
 379 {
 380         musb_writeb(mbase, MUSB_RXFIFOSZ, c_size);
 381 }
 382
 383 static inline void  musb_write_rxfifoadd(void __iomem *mbase, u16 c_off)
 384 {
 385         musb_writew(mbase, MUSB_RXFIFOADD, c_off);
 386 }
 387
 388 static inline u8 musb_read_configdata(void __iomem *mbase)
 389 {
 390         return musb_readb(mbase, 0x10 + MUSB_CONFIGDATA);
 391 }
 392
 393 static inline u16 musb_read_hwvers(void __iomem *mbase)
 394 {
 395         return musb_readw(mbase, MUSB_HWVERS);
 396 }
 397
 398 static inline void __iomem *musb_read_target_reg_base(u8 i, void __iomem *mbase)
 399 {
 400         return (MUSB_BUSCTL_OFFSET(i, 0) + mbase);
 401 }
 402
 403 static inline void musb_write_rxfunaddr(void __iomem *ep_target_regs,
 404                 u8 qh_addr_reg)
 405 {
 406         musb_writeb(ep_target_regs, MUSB_RXFUNCADDR, qh_addr_reg);
 407 }
 408
 409 static inline void musb_write_rxhubaddr(void __iomem *ep_target_regs,
 410                 u8 qh_h_addr_reg)
 411 {
 412         musb_writeb(ep_target_regs, MUSB_RXHUBADDR, qh_h_addr_reg);
 413 }
 414
 415 static inline void musb_write_rxhubport(void __iomem *ep_target_regs,
 416                 u8 qh_h_port_reg)
 417 {
 418         musb_writeb(ep_target_regs, MUSB_RXHUBPORT, qh_h_port_reg);
 419 }
 420
 421 static inline void  musb_write_txfunaddr(void __iomem *mbase, u8 epnum,
 422                 u8 qh_addr_reg)
 423 {
 424         musb_writeb(mbase, MUSB_BUSCTL_OFFSET(epnum, MUSB_TXFUNCADDR),
 425                         qh_addr_reg);
 426 }
 427
 428 static inline void  musb_write_txhubaddr(void __iomem *mbase, u8 epnum,
 429                 u8 qh_addr_reg)
 430 {
 431         musb_writeb(mbase, MUSB_BUSCTL_OFFSET(epnum, MUSB_TXHUBADDR),
 432                         qh_addr_reg);
 433 }
 434
 435 static inline void  musb_write_txhubport(void __iomem *mbase, u8 epnum,
 436                 u8 qh_h_port_reg)
 437 {
 438         musb_writeb(mbase, MUSB_BUSCTL_OFFSET(epnum, MUSB_TXHUBPORT),
 439                         qh_h_port_reg);
 440 }
 441
 442 #else /* CONFIG_BLACKFIN */
 443
 444 #define USB_BASE                USB_FADDR
 445 #define USB_OFFSET(reg)         (reg - USB_BASE)
 446
 447 /*
 448  * Common USB registers
 449  */
 450 #define MUSB_FADDR              USB_OFFSET(USB_FADDR)   /* 8-bit */
 451 #define MUSB_POWER              USB_OFFSET(USB_POWER)   /* 8-bit */
 452 #define MUSB_INTRTX             USB_OFFSET(USB_INTRTX)  /* 16-bit */
 453 #define MUSB_INTRRX             USB_OFFSET(USB_INTRRX)
 454 #define MUSB_INTRTXE            USB_OFFSET(USB_INTRTXE)
 455 #define MUSB_INTRRXE            USB_OFFSET(USB_INTRRXE)
 456 #define MUSB_INTRUSB            USB_OFFSET(USB_INTRUSB) /* 8 bit */
 457 #define MUSB_INTRUSBE           USB_OFFSET(USB_INTRUSBE)/* 8 bit */
 458 #define MUSB_FRAME              USB_OFFSET(USB_FRAME)
 459 #define MUSB_INDEX              USB_OFFSET(USB_INDEX)   /* 8 bit */
 460 #define MUSB_TESTMODE           USB_OFFSET(USB_TESTMODE)/* 8 bit */
 461
 462 /* Get offset for a given FIFO from musb->mregs */
 463 #define MUSB_FIFO_OFFSET(epnum) \
 464         (USB_OFFSET(USB_EP0_FIFO) + ((epnum) * 8))
 465
 466 /*
 467  * Additional Control Registers
 468  */
 469
 470 #define MUSB_DEVCTL             USB_OFFSET(USB_OTG_DEV_CTL)     /* 8 bit */
 471
 472 #define MUSB_LINKINFO           USB_OFFSET(USB_LINKINFO)/* 8 bit */
 473 #define MUSB_VPLEN              USB_OFFSET(USB_VPLEN)   /* 8 bit */
 474 #define MUSB_HS_EOF1            USB_OFFSET(USB_HS_EOF1) /* 8 bit */
 475 #define MUSB_FS_EOF1            USB_OFFSET(USB_FS_EOF1) /* 8 bit */
 476 #define MUSB_LS_EOF1            USB_OFFSET(USB_LS_EOF1) /* 8 bit */
 477
 478 /* Offsets to endpoint registers */
 479 #define MUSB_TXMAXP             0x00
 480 #define MUSB_TXCSR              0x04
 481 #define MUSB_CSR0               MUSB_TXCSR      /* Re-used for EP0 */
 482 #define MUSB_RXMAXP             0x08
 483 #define MUSB_RXCSR              0x0C
 484 #define MUSB_RXCOUNT            0x10
 485 #define MUSB_COUNT0             MUSB_RXCOUNT    /* Re-used for EP0 */
 486 #define MUSB_TXTYPE             0x14
 487 #define MUSB_TYPE0              MUSB_TXTYPE     /* Re-used for EP0 */
 488 #define MUSB_TXINTERVAL         0x18
 489 #define MUSB_NAKLIMIT0          MUSB_TXINTERVAL /* Re-used for EP0 */
 490 #define MUSB_RXTYPE             0x1C
 491 #define MUSB_RXINTERVAL         0x20
 492 #define MUSB_TXCOUNT            0x28
 493
 494 /* Offsets to endpoint registers in indexed model (using INDEX register) */
 495 #define MUSB_INDEXED_OFFSET(_epnum, _offset)    \
 496         (0x40 + (_offset))
 497
 498 /* Offsets to endpoint registers in flat models */
 499 #define MUSB_FLAT_OFFSET(_epnum, _offset)       \
 500         (USB_OFFSET(USB_EP_NI0_TXMAXP) + (0x40 * (_epnum)) + (_offset))
 501
 502 /* Not implemented - HW has seperate Tx/Rx FIFO */
 503 #define MUSB_TXCSR_MODE                 0x0000
 504
 505 /*
 506  * Dummy stub for clk framework, it will be removed
 507  * until Blackfin supports clk framework
 508  */
 509 #define clk_get(dev, id)        NULL
 510 #define clk_put(clock)          do {} while (0)
 511 #define clk_enable(clock)       do {} while (0)
 512 #define clk_disable(clock)      do {} while (0)
 513
 514 static inline u8 musb_ulpi_readb(void __iomem *addr, u8 offset)
 515 {
 516         return 0
 517 }
 518
 519 static inline void musb_ulpi_writeb(void __iomem *addr,
 520         u8 offset, u8 data)
 521 {
 522 }
 523
 524 static inline void musb_write_txfifosz(void __iomem *mbase, u8 c_size)
 525 {
 526 }
 527
 528 static inline void musb_write_txfifoadd(void __iomem *mbase, u16 c_off)
 529 {
 530 }
 531
 532 static inline void musb_write_rxfifosz(void __iomem *mbase, u8 c_size)
 533 {
 534 }
 535
 536 static inline void  musb_write_rxfifoadd(void __iomem *mbase, u16 c_off)
 537 {
 538 }
 539
 540 static inline u8 musb_read_configdata(void __iomem *mbase)
 541 {
 542         return 0;
 543 }
 544
 545 static inline u16 musb_read_hwvers(void __iomem *mbase)
 546 {
 547         return 0;
 548 }
 549
 550 static inline u16 musb_read_target_reg_base(u8 i, void __iomem *mbase)
 551 {
 552         return 0;
 553 }
 554
 555 static inline void musb_write_rxfunaddr(void __iomem *ep_target_regs,
 556                 u8 qh_addr_req)
 557 {
 558 }
 559
 560 static inline void musb_write_rxhubaddr(void __iomem *ep_target_regs,
 561                 u8 qh_h_addr_reg)
 562 {
 563 }
 564
 565 static inline void musb_write_rxhubport(void __iomem *ep_target_regs,
 566                 u8 qh_h_port_reg)
 567 {
 568 }
 569
 570 static inline void  musb_write_txfunaddr(void __iomem *mbase, u8 epnum,
 571                 u8 qh_addr_reg)
 572 {
 573 }
 574
 575 static inline void  musb_write_txhubaddr(void __iomem *mbase, u8 epnum,
 576                 u8 qh_addr_reg)
 577 {
 578 }
 579
 580 static inline void  musb_write_txhubport(void __iomem *mbase, u8 epnum,
 581                 u8 qh_h_port_reg)
 582 {
 583 }
 584
 585 #endif /* CONFIG_BLACKFIN */
 586
 587 #endif  /* __MUSB_REGS_H__ */