vcs.maemo.org Git - qemu/blob - target-i386/helper.c

   1 /*
   2  *  i386 helpers
   3  *
   4  *  Copyright (c) 2003 Fabrice Bellard
   5  *
   6  * This library is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU Lesser General Public
   8  * License as published by the Free Software Foundation; either
   9  * version 2 of the License, or (at your option) any later version.
  10  *
  11  * This library is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14  * Lesser General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU Lesser General Public
  17  * License along with this library; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  19  */
  20 #include "exec.h"
  21
  22 //#define DEBUG_PCALL
  23
  24 #if 0
  25 #define raise_exception_err(a, b)\
  26 do {\
  27     if (logfile)\
  28         fprintf(logfile, "raise_exception line=%d\n", __LINE__);\
  29     (raise_exception_err)(a, b);\
  30 } while (0)
  31 #endif
  32
  33 const uint8_t parity_table[256] = {
  34     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  35     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  36     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  37     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  38     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  39     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  40     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  41     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  42     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  43     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  44     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  45     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  46     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  47     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  48     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  49     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  50     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  51     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  52     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  53     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  54     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  55     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  56     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  57     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  58     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  59     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  60     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  61     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  62     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  63     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  64     CC_P, 0, 0, CC_P, 0, CC_P, CC_P, 0,
  65     0, CC_P, CC_P, 0, CC_P, 0, 0, CC_P,
  66 };
  67
  68 /* modulo 17 table */
  69 const uint8_t rclw_table[32] = {
  70     0, 1, 2, 3, 4, 5, 6, 7,
  71     8, 9,10,11,12,13,14,15,
  72    16, 0, 1, 2, 3, 4, 5, 6,
  73     7, 8, 9,10,11,12,13,14,
  74 };
  75
  76 /* modulo 9 table */
  77 const uint8_t rclb_table[32] = {
  78     0, 1, 2, 3, 4, 5, 6, 7,
  79     8, 0, 1, 2, 3, 4, 5, 6,
  80     7, 8, 0, 1, 2, 3, 4, 5,
  81     6, 7, 8, 0, 1, 2, 3, 4,
  82 };
  83
  84 const CPU86_LDouble f15rk[7] =
  85 {
  86     0.00000000000000000000L,
  87     1.00000000000000000000L,
  88     3.14159265358979323851L,  /*pi*/
  89     0.30102999566398119523L,  /*lg2*/
  90     0.69314718055994530943L,  /*ln2*/
  91     1.44269504088896340739L,  /*l2e*/
  92     3.32192809488736234781L,  /*l2t*/
  93 };
  94
  95 /* thread support */
  96
  97 spinlock_t global_cpu_lock = SPIN_LOCK_UNLOCKED;
  98
  99 void cpu_lock(void)
 100 {
 101     spin_lock(&global_cpu_lock);
 102 }
 103
 104 void cpu_unlock(void)
 105 {
 106     spin_unlock(&global_cpu_lock);
 107 }
 108
 109 void cpu_loop_exit(void)
 110 {
 111     /* NOTE: the register at this point must be saved by hand because
 112        longjmp restore them */
 113     regs_to_env();
 114     longjmp(env->jmp_env, 1);
 115 }
 116
 117 /* return non zero if error */
 118 static inline int load_segment(uint32_t *e1_ptr, uint32_t *e2_ptr,
 119                                int selector)
 120 {
 121     SegmentCache *dt;
 122     int index;
 123     target_ulong ptr;
 124
 125     if (selector & 0x4)
 126         dt = &env->ldt;
 127     else
 128         dt = &env->gdt;
 129     index = selector & ~7;
 130     if ((index + 7) > dt->limit)
 131         return -1;
 132     ptr = dt->base + index;
 133     *e1_ptr = ldl_kernel(ptr);
 134     *e2_ptr = ldl_kernel(ptr + 4);
 135     return 0;
 136 }
 137
 138 static inline unsigned int get_seg_limit(uint32_t e1, uint32_t e2)
 139 {
 140     unsigned int limit;
 141     limit = (e1 & 0xffff) | (e2 & 0x000f0000);
 142     if (e2 & DESC_G_MASK)
 143         limit = (limit << 12) | 0xfff;
 144     return limit;
 145 }
 146
 147 static inline uint32_t get_seg_base(uint32_t e1, uint32_t e2)
 148 {
 149     return ((e1 >> 16) | ((e2 & 0xff) << 16) | (e2 & 0xff000000));
 150 }
 151
 152 static inline void load_seg_cache_raw_dt(SegmentCache *sc, uint32_t e1, uint32_t e2)
 153 {
 154     sc->base = get_seg_base(e1, e2);
 155     sc->limit = get_seg_limit(e1, e2);
 156     sc->flags = e2;
 157 }
 158
 159 /* init the segment cache in vm86 mode. */
 160 static inline void load_seg_vm(int seg, int selector)
 161 {
 162     selector &= 0xffff;
 163     cpu_x86_load_seg_cache(env, seg, selector,
 164                            (selector << 4), 0xffff, 0);
 165 }
 166
 167 static inline void get_ss_esp_from_tss(uint32_t *ss_ptr,
 168                                        uint32_t *esp_ptr, int dpl)
 169 {
 170     int type, index, shift;
 171
 172 #if 0
 173     {
 174         int i;
 175         printf("TR: base=%p limit=%x\n", env->tr.base, env->tr.limit);
 176         for(i=0;i<env->tr.limit;i++) {
 177             printf("%02x ", env->tr.base[i]);
 178             if ((i & 7) == 7) printf("\n");
 179         }
 180         printf("\n");
 181     }
 182 #endif
 183
 184     if (!(env->tr.flags & DESC_P_MASK))
 185         cpu_abort(env, "invalid tss");
 186     type = (env->tr.flags >> DESC_TYPE_SHIFT) & 0xf;
 187     if ((type & 7) != 1)
 188         cpu_abort(env, "invalid tss type");
 189     shift = type >> 3;
 190     index = (dpl * 4 + 2) << shift;
 191     if (index + (4 << shift) - 1 > env->tr.limit)
 192         raise_exception_err(EXCP0A_TSS, env->tr.selector & 0xfffc);
 193     if (shift == 0) {
 194         *esp_ptr = lduw_kernel(env->tr.base + index);
 195         *ss_ptr = lduw_kernel(env->tr.base + index + 2);
 196     } else {
 197         *esp_ptr = ldl_kernel(env->tr.base + index);
 198         *ss_ptr = lduw_kernel(env->tr.base + index + 4);
 199     }
 200 }
 201
 202 /* XXX: merge with load_seg() */
 203 static void tss_load_seg(int seg_reg, int selector)
 204 {
 205     uint32_t e1, e2;
 206     int rpl, dpl, cpl;
 207
 208     if ((selector & 0xfffc) != 0) {
 209         if (load_segment(&e1, &e2, selector) != 0)
 210             raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 211         if (!(e2 & DESC_S_MASK))
 212             raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 213         rpl = selector & 3;
 214         dpl = (e2 >> DESC_DPL_SHIFT) & 3;
 215         cpl = env->hflags & HF_CPL_MASK;
 216         if (seg_reg == R_CS) {
 217             if (!(e2 & DESC_CS_MASK))
 218                 raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 219             /* XXX: is it correct ? */
 220             if (dpl != rpl)
 221                 raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 222             if ((e2 & DESC_C_MASK) && dpl > rpl)
 223                 raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 224         } else if (seg_reg == R_SS) {
 225             /* SS must be writable data */
 226             if ((e2 & DESC_CS_MASK) || !(e2 & DESC_W_MASK))
 227                 raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 228             if (dpl != cpl || dpl != rpl)
 229                 raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 230         } else {
 231             /* not readable code */
 232             if ((e2 & DESC_CS_MASK) && !(e2 & DESC_R_MASK))
 233                 raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 234             /* if data or non conforming code, checks the rights */
 235             if (((e2 >> DESC_TYPE_SHIFT) & 0xf) < 12) {
 236                 if (dpl < cpl || dpl < rpl)
 237                     raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 238             }
 239         }
 240         if (!(e2 & DESC_P_MASK))
 241             raise_exception_err(EXCP0B_NOSEG, selector & 0xfffc);
 242         cpu_x86_load_seg_cache(env, seg_reg, selector,
 243                        get_seg_base(e1, e2),
 244                        get_seg_limit(e1, e2),
 245                        e2);
 246     } else {
 247         if (seg_reg == R_SS || seg_reg == R_CS)
 248             raise_exception_err(EXCP0A_TSS, selector & 0xfffc);
 249     }
 250 }
 251
 252 #define SWITCH_TSS_JMP  0
 253 #define SWITCH_TSS_IRET 1
 254 #define SWITCH_TSS_CALL 2
 255
 256 /* XXX: restore CPU state in registers (PowerPC case) */
 257 static void switch_tss(int tss_selector,
 258                        uint32_t e1, uint32_t e2, int source,
 259                        uint32_t next_eip)
 260 {
 261     int tss_limit, tss_limit_max, type, old_tss_limit_max, old_type, v1, v2, i;
 262     target_ulong tss_base;
 263     uint32_t new_regs[8], new_segs[6];
 264     uint32_t new_eflags, new_eip, new_cr3, new_ldt, new_trap;
 265     uint32_t old_eflags, eflags_mask;
 266     SegmentCache *dt;
 267     int index;
 268     target_ulong ptr;
 269
 270     type = (e2 >> DESC_TYPE_SHIFT) & 0xf;
 271 #ifdef DEBUG_PCALL
 272     if (loglevel & CPU_LOG_PCALL)
 273         fprintf(logfile, "switch_tss: sel=0x%04x type=%d src=%d\n", tss_selector, type, source);
 274 #endif
 275
 276     /* if task gate, we read the TSS segment and we load it */
 277     if (type == 5) {
 278         if (!(e2 & DESC_P_MASK))
 279             raise_exception_err(EXCP0B_NOSEG, tss_selector & 0xfffc);
 280         tss_selector = e1 >> 16;
 281         if (tss_selector & 4)
 282             raise_exception_err(EXCP0A_TSS, tss_selector & 0xfffc);
 283         if (load_segment(&e1, &e2, tss_selector) != 0)
 284             raise_exception_err(EXCP0D_GPF, tss_selector & 0xfffc);
 285         if (e2 & DESC_S_MASK)
 286             raise_exception_err(EXCP0D_GPF, tss_selector & 0xfffc);
 287         type = (e2 >> DESC_TYPE_SHIFT) & 0xf;
 288         if ((type & 7) != 1)
 289             raise_exception_err(EXCP0D_GPF, tss_selector & 0xfffc);
 290     }
 291
 292     if (!(e2 & DESC_P_MASK))
 293         raise_exception_err(EXCP0B_NOSEG, tss_selector & 0xfffc);
 294
 295     if (type & 8)
 296         tss_limit_max = 103;
 297     else
 298         tss_limit_max = 43;
 299     tss_limit = get_seg_limit(e1, e2);
 300     tss_base = get_seg_base(e1, e2);
 301     if ((tss_selector & 4) != 0 ||
 302         tss_limit < tss_limit_max)
 303         raise_exception_err(EXCP0A_TSS, tss_selector & 0xfffc);
 304     old_type = (env->tr.flags >> DESC_TYPE_SHIFT) & 0xf;
 305     if (old_type & 8)
 306         old_tss_limit_max = 103;
 307     else
 308         old_tss_limit_max = 43;
 309
 310     /* read all the registers from the new TSS */
 311     if (type & 8) {
 312         /* 32 bit */
 313         new_cr3 = ldl_kernel(tss_base + 0x1c);
 314         new_eip = ldl_kernel(tss_base + 0x20);
 315         new_eflags = ldl_kernel(tss_base + 0x24);
 316         for(i = 0; i < 8; i++)
 317             new_regs[i] = ldl_kernel(tss_base + (0x28 + i * 4));
 318         for(i = 0; i < 6; i++)
 319             new_segs[i] = lduw_kernel(tss_base + (0x48 + i * 4));
 320         new_ldt = lduw_kernel(tss_base + 0x60);
 321         new_trap = ldl_kernel(tss_base + 0x64);
 322     } else {
 323         /* 16 bit */
 324         new_cr3 = 0;
 325         new_eip = lduw_kernel(tss_base + 0x0e);
 326         new_eflags = lduw_kernel(tss_base + 0x10);
 327         for(i = 0; i < 8; i++)
 328             new_regs[i] = lduw_kernel(tss_base + (0x12 + i * 2)) | 0xffff0000;
 329         for(i = 0; i < 4; i++)
 330             new_segs[i] = lduw_kernel(tss_base + (0x22 + i * 4));
 331         new_ldt = lduw_kernel(tss_base + 0x2a);
 332         new_segs[R_FS] = 0;
 333         new_segs[R_GS] = 0;
 334         new_trap = 0;
 335     }
 336
 337     /* NOTE: we must avoid memory exceptions during the task switch,
 338        so we make dummy accesses before */
 339     /* XXX: it can still fail in some cases, so a bigger hack is
 340        necessary to valid the TLB after having done the accesses */
 341
 342     v1 = ldub_kernel(env->tr.base);
 343     v2 = ldub_kernel(env->tr.base + old_tss_limit_max);
 344     stb_kernel(env->tr.base, v1);
 345     stb_kernel(env->tr.base + old_tss_limit_max, v2);
 346
 347     /* clear busy bit (it is restartable) */
 348     if (source == SWITCH_TSS_JMP || source == SWITCH_TSS_IRET) {
 349         target_ulong ptr;
 350         uint32_t e2;
 351         ptr = env->gdt.base + (env->tr.selector & ~7);
 352         e2 = ldl_kernel(ptr + 4);
 353         e2 &= ~DESC_TSS_BUSY_MASK;
 354         stl_kernel(ptr + 4, e2);
 355     }
 356     old_eflags = compute_eflags();
 357     if (source == SWITCH_TSS_IRET)
 358         old_eflags &= ~NT_MASK;
 359
 360     /* save the current state in the old TSS */
 361     if (type & 8) {
 362         /* 32 bit */
 363         stl_kernel(env->tr.base + 0x20, next_eip);
 364         stl_kernel(env->tr.base + 0x24, old_eflags);
 365         stl_kernel(env->tr.base + (0x28 + 0 * 4), EAX);
 366         stl_kernel(env->tr.base + (0x28 + 1 * 4), ECX);
 367         stl_kernel(env->tr.base + (0x28 + 2 * 4), EDX);
 368         stl_kernel(env->tr.base + (0x28 + 3 * 4), EBX);
 369         stl_kernel(env->tr.base + (0x28 + 4 * 4), ESP);
 370         stl_kernel(env->tr.base + (0x28 + 5 * 4), EBP);
 371         stl_kernel(env->tr.base + (0x28 + 6 * 4), ESI);
 372         stl_kernel(env->tr.base + (0x28 + 7 * 4), EDI);
 373         for(i = 0; i < 6; i++)
 374             stw_kernel(env->tr.base + (0x48 + i * 4), env->segs[i].selector);
 375     } else {
 376         /* 16 bit */
 377         stw_kernel(env->tr.base + 0x0e, next_eip);
 378         stw_kernel(env->tr.base + 0x10, old_eflags);
 379         stw_kernel(env->tr.base + (0x12 + 0 * 2), EAX);
 380         stw_kernel(env->tr.base + (0x12 + 1 * 2), ECX);
 381         stw_kernel(env->tr.base + (0x12 + 2 * 2), EDX);
 382         stw_kernel(env->tr.base + (0x12 + 3 * 2), EBX);
 383         stw_kernel(env->tr.base + (0x12 + 4 * 2), ESP);
 384         stw_kernel(env->tr.base + (0x12 + 5 * 2), EBP);
 385         stw_kernel(env->tr.base + (0x12 + 6 * 2), ESI);
 386         stw_kernel(env->tr.base + (0x12 + 7 * 2), EDI);
 387         for(i = 0; i < 4; i++)
 388             stw_kernel(env->tr.base + (0x22 + i * 4), env->segs[i].selector);
 389     }
 390
 391     /* now if an exception occurs, it will occurs in the next task
 392        context */
 393
 394     if (source == SWITCH_TSS_CALL) {
 395         stw_kernel(tss_base, env->tr.selector);
 396         new_eflags |= NT_MASK;
 397     }
 398
 399     /* set busy bit */
 400     if (source == SWITCH_TSS_JMP || source == SWITCH_TSS_CALL) {
 401         target_ulong ptr;
 402         uint32_t e2;
 403         ptr = env->gdt.base + (tss_selector & ~7);
 404         e2 = ldl_kernel(ptr + 4);
 405         e2 |= DESC_TSS_BUSY_MASK;
 406         stl_kernel(ptr + 4, e2);
 407     }
 408
 409     /* set the new CPU state */
 410     /* from this point, any exception which occurs can give problems */
 411     env->cr[0] |= CR0_TS_MASK;
 412     env->hflags |= HF_TS_MASK;
 413     env->tr.selector = tss_selector;
 414     env->tr.base = tss_base;
 415     env->tr.limit = tss_limit;
 416     env->tr.flags = e2 & ~DESC_TSS_BUSY_MASK;
 417
 418     if ((type & 8) && (env->cr[0] & CR0_PG_MASK)) {
 419         cpu_x86_update_cr3(env, new_cr3);
 420     }
 421
 422     /* load all registers without an exception, then reload them with
 423        possible exception */
 424     env->eip = new_eip;
 425     eflags_mask = TF_MASK | AC_MASK | ID_MASK |
 426         IF_MASK | IOPL_MASK | VM_MASK | RF_MASK | NT_MASK;
 427     if (!(type & 8))
 428         eflags_mask &= 0xffff;
 429     load_eflags(new_eflags, eflags_mask);
 430     /* XXX: what to do in 16 bit case ? */
 431     EAX = new_regs[0];
 432     ECX = new_regs[1];
 433     EDX = new_regs[2];
 434     EBX = new_regs[3];
 435     ESP = new_regs[4];
 436     EBP = new_regs[5];
 437     ESI = new_regs[6];
 438     EDI = new_regs[7];
 439     if (new_eflags & VM_MASK) {
 440         for(i = 0; i < 6; i++)
 441             load_seg_vm(i, new_segs[i]);
 442         /* in vm86, CPL is always 3 */
 443         cpu_x86_set_cpl(env, 3);
 444     } else {
 445         /* CPL is set the RPL of CS */
 446         cpu_x86_set_cpl(env, new_segs[R_CS] & 3);
 447         /* first just selectors as the rest may trigger exceptions */
 448         for(i = 0; i < 6; i++)
 449             cpu_x86_load_seg_cache(env, i, new_segs[i], 0, 0, 0);
 450     }
 451
 452     env->ldt.selector = new_ldt & ~4;
 453     env->ldt.base = 0;
 454     env->ldt.limit = 0;
 455     env->ldt.flags = 0;
 456
 457     /* load the LDT */
 458     if (new_ldt & 4)
 459         raise_exception_err(EXCP0A_TSS, new_ldt & 0xfffc);
 460
 461     if ((new_ldt & 0xfffc) != 0) {
 462         dt = &env->gdt;
 463         index = new_ldt & ~7;
 464         if ((index + 7) > dt->limit)
 465             raise_exception_err(EXCP0A_TSS, new_ldt & 0xfffc);
 466         ptr = dt->base + index;
 467         e1 = ldl_kernel(ptr);
 468         e2 = ldl_kernel(ptr + 4);
 469         if ((e2 & DESC_S_MASK) || ((e2 >> DESC_TYPE_SHIFT) & 0xf) != 2)
 470             raise_exception_err(EXCP0A_TSS, new_ldt & 0xfffc);
 471         if (!(e2 & DESC_P_MASK))
 472             raise_exception_err(EXCP0A_TSS, new_ldt & 0xfffc);
 473         load_seg_cache_raw_dt(&env->ldt, e1, e2);
 474     }
 475
 476     /* load the segments */
 477     if (!(new_eflags & VM_MASK)) {
 478         tss_load_seg(R_CS, new_segs[R_CS]);
 479         tss_load_seg(R_SS, new_segs[R_SS]);
 480         tss_load_seg(R_ES, new_segs[R_ES]);
 481         tss_load_seg(R_DS, new_segs[R_DS]);
 482         tss_load_seg(R_FS, new_segs[R_FS]);
 483         tss_load_seg(R_GS, new_segs[R_GS]);
 484     }
 485
 486     /* check that EIP is in the CS segment limits */
 487     if (new_eip > env->segs[R_CS].limit) {
 488         /* XXX: different exception if CALL ? */
 489         raise_exception_err(EXCP0D_GPF, 0);
 490     }
 491 }
 492
 493 /* check if Port I/O is allowed in TSS */
 494 static inline void check_io(int addr, int size)
 495 {
 496     int io_offset, val, mask;
 497
 498     /* TSS must be a valid 32 bit one */
 499     if (!(env->tr.flags & DESC_P_MASK) ||
 500         ((env->tr.flags >> DESC_TYPE_SHIFT) & 0xf) != 9 ||
 501         env->tr.limit < 103)
 502         goto fail;
 503     io_offset = lduw_kernel(env->tr.base + 0x66);
 504     io_offset += (addr >> 3);
 505     /* Note: the check needs two bytes */
 506     if ((io_offset + 1) > env->tr.limit)
 507         goto fail;
 508     val = lduw_kernel(env->tr.base + io_offset);
 509     val >>= (addr & 7);
 510     mask = (1 << size) - 1;
 511     /* all bits must be zero to allow the I/O */
 512     if ((val & mask) != 0) {
 513     fail:
 514         raise_exception_err(EXCP0D_GPF, 0);
 515     }
 516 }
 517
 518 void check_iob_T0(void)
 519 {
 520     check_io(T0, 1);
 521 }
 522
 523 void check_iow_T0(void)
 524 {
 525     check_io(T0, 2);
 526 }
 527
 528 void check_iol_T0(void)
 529 {
 530     check_io(T0, 4);
 531 }
 532
 533 void check_iob_DX(void)
 534 {
 535     check_io(EDX & 0xffff, 1);
 536 }
 537
 538 void check_iow_DX(void)
 539 {
 540     check_io(EDX & 0xffff, 2);
 541 }
 542
 543 void check_iol_DX(void)
 544 {
 545     check_io(EDX & 0xffff, 4);
 546 }
 547
 548 static inline unsigned int get_sp_mask(unsigned int e2)
 549 {
 550     if (e2 & DESC_B_MASK)
 551         return 0xffffffff;
 552     else
 553         return 0xffff;
 554 }
 555
 556 #ifdef TARGET_X86_64
 557 #define SET_ESP(val, sp_mask)\
 558 do {\
 559     if ((sp_mask) == 0xffff)\
 560         ESP = (ESP & ~0xffff) | ((val) & 0xffff);\
 561     else if ((sp_mask) == 0xffffffffLL)\
 562         ESP = (uint32_t)(val);\
 563     else\
 564         ESP = (val);\
 565 } while (0)
 566 #else
 567 #define SET_ESP(val, sp_mask) ESP = (ESP & ~(sp_mask)) | ((val) & (sp_mask))
 568 #endif
 569
 570 /* XXX: add a is_user flag to have proper security support */
 571 #define PUSHW(ssp, sp, sp_mask, val)\
 572 {\
 573     sp -= 2;\
 574     stw_kernel((ssp) + (sp & (sp_mask)), (val));\
 575 }
 576
 577 #define PUSHL(ssp, sp, sp_mask, val)\
 578 {\
 579     sp -= 4;\
 580     stl_kernel((ssp) + (sp & (sp_mask)), (val));\
 581 }
 582
 583 #define POPW(ssp, sp, sp_mask, val)\
 584 {\
 585     val = lduw_kernel((ssp) + (sp & (sp_mask)));\
 586     sp += 2;\
 587 }
 588
 589 #define POPL(ssp, sp, sp_mask, val)\
 590 {\
 591     val = (uint32_t)ldl_kernel((ssp) + (sp & (sp_mask)));\
 592     sp += 4;\
 593 }
 594
 595 /* protected mode interrupt */
 596 static void do_interrupt_protected(int intno, int is_int, int error_code,
 597                                    unsigned int next_eip, int is_hw)
 598 {
 599     SegmentCache *dt;
 600     target_ulong ptr, ssp;
 601     int type, dpl, selector, ss_dpl, cpl;
 602     int has_error_code, new_stack, shift;
 603     uint32_t e1, e2, offset, ss, esp, ss_e1, ss_e2;
 604     uint32_t old_eip, sp_mask;
 605
 606     has_error_code = 0;
 607     if (!is_int && !is_hw) {
 608         switch(intno) {
 609         case 8:
 610         case 10:
 611         case 11:
 612         case 12:
 613         case 13:
 614         case 14:
 615         case 17:
 616             has_error_code = 1;
 617             break;
 618         }
 619     }
 620     if (is_int)
 621         old_eip = next_eip;
 622     else
 623         old_eip = env->eip;
 624
 625     dt = &env->idt;
 626     if (intno * 8 + 7 > dt->limit)
 627         raise_exception_err(EXCP0D_GPF, intno * 8 + 2);
 628     ptr = dt->base + intno * 8;
 629     e1 = ldl_kernel(ptr);
 630     e2 = ldl_kernel(ptr + 4);
 631     /* check gate type */
 632     type = (e2 >> DESC_TYPE_SHIFT) & 0x1f;
 633     switch(type) {
 634     case 5: /* task gate */
 635         /* must do that check here to return the correct error code */
 636         if (!(e2 & DESC_P_MASK))
 637             raise_exception_err(EXCP0B_NOSEG, intno * 8 + 2);
 638         switch_tss(intno * 8, e1, e2, SWITCH_TSS_CALL, old_eip);
 639         if (has_error_code) {
 640             int type;
 641             uint32_t mask;
 642             /* push the error code */
 643             type = (env->tr.flags >> DESC_TYPE_SHIFT) & 0xf;
 644             shift = type >> 3;
 645             if (env->segs[R_SS].flags & DESC_B_MASK)
 646                 mask = 0xffffffff;
 647             else
 648                 mask = 0xffff;
 649             esp = (ESP - (2 << shift)) & mask;
 650             ssp = env->segs[R_SS].base + esp;
 651             if (shift)
 652                 stl_kernel(ssp, error_code);
 653             else
 654                 stw_kernel(ssp, error_code);
 655             SET_ESP(esp, mask);
 656         }
 657         return;
 658     case 6: /* 286 interrupt gate */
 659     case 7: /* 286 trap gate */
 660     case 14: /* 386 interrupt gate */
 661     case 15: /* 386 trap gate */
 662         break;
 663     default:
 664         raise_exception_err(EXCP0D_GPF, intno * 8 + 2);
 665         break;
 666     }
 667     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
 668     cpl = env->hflags & HF_CPL_MASK;
 669     /* check privledge if software int */
 670     if (is_int && dpl < cpl)
 671         raise_exception_err(EXCP0D_GPF, intno * 8 + 2);
 672     /* check valid bit */
 673     if (!(e2 & DESC_P_MASK))
 674         raise_exception_err(EXCP0B_NOSEG, intno * 8 + 2);
 675     selector = e1 >> 16;
 676     offset = (e2 & 0xffff0000) | (e1 & 0x0000ffff);
 677     if ((selector & 0xfffc) == 0)
 678         raise_exception_err(EXCP0D_GPF, 0);
 679
 680     if (load_segment(&e1, &e2, selector) != 0)
 681         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 682     if (!(e2 & DESC_S_MASK) || !(e2 & (DESC_CS_MASK)))
 683         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 684     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
 685     if (dpl > cpl)
 686         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 687     if (!(e2 & DESC_P_MASK))
 688         raise_exception_err(EXCP0B_NOSEG, selector & 0xfffc);
 689     if (!(e2 & DESC_C_MASK) && dpl < cpl) {
 690         /* to inner priviledge */
 691         get_ss_esp_from_tss(&ss, &esp, dpl);
 692         if ((ss & 0xfffc) == 0)
 693             raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
 694         if ((ss & 3) != dpl)
 695             raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
 696         if (load_segment(&ss_e1, &ss_e2, ss) != 0)
 697             raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
 698         ss_dpl = (ss_e2 >> DESC_DPL_SHIFT) & 3;
 699         if (ss_dpl != dpl)
 700             raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
 701         if (!(ss_e2 & DESC_S_MASK) ||
 702             (ss_e2 & DESC_CS_MASK) ||
 703             !(ss_e2 & DESC_W_MASK))
 704             raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
 705         if (!(ss_e2 & DESC_P_MASK))
 706             raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
 707         new_stack = 1;
 708         sp_mask = get_sp_mask(ss_e2);
 709         ssp = get_seg_base(ss_e1, ss_e2);
 710     } else if ((e2 & DESC_C_MASK) || dpl == cpl) {
 711         /* to same priviledge */
 712         if (env->eflags & VM_MASK)
 713             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 714         new_stack = 0;
 715         sp_mask = get_sp_mask(env->segs[R_SS].flags);
 716         ssp = env->segs[R_SS].base;
 717         esp = ESP;
 718         dpl = cpl;
 719     } else {
 720         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 721         new_stack = 0; /* avoid warning */
 722         sp_mask = 0; /* avoid warning */
 723         ssp = 0; /* avoid warning */
 724         esp = 0; /* avoid warning */
 725     }
 726
 727     shift = type >> 3;
 728
 729 #if 0
 730     /* XXX: check that enough room is available */
 731     push_size = 6 + (new_stack << 2) + (has_error_code << 1);
 732     if (env->eflags & VM_MASK)
 733         push_size += 8;
 734     push_size <<= shift;
 735 #endif
 736     if (shift == 1) {
 737         if (new_stack) {
 738             if (env->eflags & VM_MASK) {
 739                 PUSHL(ssp, esp, sp_mask, env->segs[R_GS].selector);
 740                 PUSHL(ssp, esp, sp_mask, env->segs[R_FS].selector);
 741                 PUSHL(ssp, esp, sp_mask, env->segs[R_DS].selector);
 742                 PUSHL(ssp, esp, sp_mask, env->segs[R_ES].selector);
 743             }
 744             PUSHL(ssp, esp, sp_mask, env->segs[R_SS].selector);
 745             PUSHL(ssp, esp, sp_mask, ESP);
 746         }
 747         PUSHL(ssp, esp, sp_mask, compute_eflags());
 748         PUSHL(ssp, esp, sp_mask, env->segs[R_CS].selector);
 749         PUSHL(ssp, esp, sp_mask, old_eip);
 750         if (has_error_code) {
 751             PUSHL(ssp, esp, sp_mask, error_code);
 752         }
 753     } else {
 754         if (new_stack) {
 755             if (env->eflags & VM_MASK) {
 756                 PUSHW(ssp, esp, sp_mask, env->segs[R_GS].selector);
 757                 PUSHW(ssp, esp, sp_mask, env->segs[R_FS].selector);
 758                 PUSHW(ssp, esp, sp_mask, env->segs[R_DS].selector);
 759                 PUSHW(ssp, esp, sp_mask, env->segs[R_ES].selector);
 760             }
 761             PUSHW(ssp, esp, sp_mask, env->segs[R_SS].selector);
 762             PUSHW(ssp, esp, sp_mask, ESP);
 763         }
 764         PUSHW(ssp, esp, sp_mask, compute_eflags());
 765         PUSHW(ssp, esp, sp_mask, env->segs[R_CS].selector);
 766         PUSHW(ssp, esp, sp_mask, old_eip);
 767         if (has_error_code) {
 768             PUSHW(ssp, esp, sp_mask, error_code);
 769         }
 770     }
 771
 772     if (new_stack) {
 773         if (env->eflags & VM_MASK) {
 774             cpu_x86_load_seg_cache(env, R_ES, 0, 0, 0, 0);
 775             cpu_x86_load_seg_cache(env, R_DS, 0, 0, 0, 0);
 776             cpu_x86_load_seg_cache(env, R_FS, 0, 0, 0, 0);
 777             cpu_x86_load_seg_cache(env, R_GS, 0, 0, 0, 0);
 778         }
 779         ss = (ss & ~3) | dpl;
 780         cpu_x86_load_seg_cache(env, R_SS, ss,
 781                                ssp, get_seg_limit(ss_e1, ss_e2), ss_e2);
 782     }
 783     SET_ESP(esp, sp_mask);
 784
 785     selector = (selector & ~3) | dpl;
 786     cpu_x86_load_seg_cache(env, R_CS, selector,
 787                    get_seg_base(e1, e2),
 788                    get_seg_limit(e1, e2),
 789                    e2);
 790     cpu_x86_set_cpl(env, dpl);
 791     env->eip = offset;
 792
 793     /* interrupt gate clear IF mask */
 794     if ((type & 1) == 0) {
 795         env->eflags &= ~IF_MASK;
 796     }
 797     env->eflags &= ~(TF_MASK | VM_MASK | RF_MASK | NT_MASK);
 798 }
 799
 800 #ifdef TARGET_X86_64
 801
 802 #define PUSHQ(sp, val)\
 803 {\
 804     sp -= 8;\
 805     stq_kernel(sp, (val));\
 806 }
 807
 808 #define POPQ(sp, val)\
 809 {\
 810     val = ldq_kernel(sp);\
 811     sp += 8;\
 812 }
 813
 814 static inline target_ulong get_rsp_from_tss(int level)
 815 {
 816     int index;
 817
 818 #if 0
 819     printf("TR: base=" TARGET_FMT_lx " limit=%x\n",
 820            env->tr.base, env->tr.limit);
 821 #endif
 822
 823     if (!(env->tr.flags & DESC_P_MASK))
 824         cpu_abort(env, "invalid tss");
 825     index = 8 * level + 4;
 826     if ((index + 7) > env->tr.limit)
 827         raise_exception_err(EXCP0A_TSS, env->tr.selector & 0xfffc);
 828     return ldq_kernel(env->tr.base + index);
 829 }
 830
 831 /* 64 bit interrupt */
 832 static void do_interrupt64(int intno, int is_int, int error_code,
 833                            target_ulong next_eip, int is_hw)
 834 {
 835     SegmentCache *dt;
 836     target_ulong ptr;
 837     int type, dpl, selector, cpl, ist;
 838     int has_error_code, new_stack;
 839     uint32_t e1, e2, e3, ss;
 840     target_ulong old_eip, esp, offset;
 841
 842     has_error_code = 0;
 843     if (!is_int && !is_hw) {
 844         switch(intno) {
 845         case 8:
 846         case 10:
 847         case 11:
 848         case 12:
 849         case 13:
 850         case 14:
 851         case 17:
 852             has_error_code = 1;
 853             break;
 854         }
 855     }
 856     if (is_int)
 857         old_eip = next_eip;
 858     else
 859         old_eip = env->eip;
 860
 861     dt = &env->idt;
 862     if (intno * 16 + 15 > dt->limit)
 863         raise_exception_err(EXCP0D_GPF, intno * 16 + 2);
 864     ptr = dt->base + intno * 16;
 865     e1 = ldl_kernel(ptr);
 866     e2 = ldl_kernel(ptr + 4);
 867     e3 = ldl_kernel(ptr + 8);
 868     /* check gate type */
 869     type = (e2 >> DESC_TYPE_SHIFT) & 0x1f;
 870     switch(type) {
 871     case 14: /* 386 interrupt gate */
 872     case 15: /* 386 trap gate */
 873         break;
 874     default:
 875         raise_exception_err(EXCP0D_GPF, intno * 16 + 2);
 876         break;
 877     }
 878     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
 879     cpl = env->hflags & HF_CPL_MASK;
 880     /* check privledge if software int */
 881     if (is_int && dpl < cpl)
 882         raise_exception_err(EXCP0D_GPF, intno * 16 + 2);
 883     /* check valid bit */
 884     if (!(e2 & DESC_P_MASK))
 885         raise_exception_err(EXCP0B_NOSEG, intno * 16 + 2);
 886     selector = e1 >> 16;
 887     offset = ((target_ulong)e3 << 32) | (e2 & 0xffff0000) | (e1 & 0x0000ffff);
 888     ist = e2 & 7;
 889     if ((selector & 0xfffc) == 0)
 890         raise_exception_err(EXCP0D_GPF, 0);
 891
 892     if (load_segment(&e1, &e2, selector) != 0)
 893         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 894     if (!(e2 & DESC_S_MASK) || !(e2 & (DESC_CS_MASK)))
 895         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 896     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
 897     if (dpl > cpl)
 898         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 899     if (!(e2 & DESC_P_MASK))
 900         raise_exception_err(EXCP0B_NOSEG, selector & 0xfffc);
 901     if (!(e2 & DESC_L_MASK) || (e2 & DESC_B_MASK))
 902         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 903     if ((!(e2 & DESC_C_MASK) && dpl < cpl) || ist != 0) {
 904         /* to inner priviledge */
 905         if (ist != 0)
 906             esp = get_rsp_from_tss(ist + 3);
 907         else
 908             esp = get_rsp_from_tss(dpl);
 909         esp &= ~0xfLL; /* align stack */
 910         ss = 0;
 911         new_stack = 1;
 912     } else if ((e2 & DESC_C_MASK) || dpl == cpl) {
 913         /* to same priviledge */
 914         if (env->eflags & VM_MASK)
 915             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 916         new_stack = 0;
 917         if (ist != 0)
 918             esp = get_rsp_from_tss(ist + 3);
 919         else
 920             esp = ESP;
 921         esp &= ~0xfLL; /* align stack */
 922         dpl = cpl;
 923     } else {
 924         raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
 925         new_stack = 0; /* avoid warning */
 926         esp = 0; /* avoid warning */
 927     }
 928
 929     PUSHQ(esp, env->segs[R_SS].selector);
 930     PUSHQ(esp, ESP);
 931     PUSHQ(esp, compute_eflags());
 932     PUSHQ(esp, env->segs[R_CS].selector);
 933     PUSHQ(esp, old_eip);
 934     if (has_error_code) {
 935         PUSHQ(esp, error_code);
 936     }
 937
 938     if (new_stack) {
 939         ss = 0 | dpl;
 940         cpu_x86_load_seg_cache(env, R_SS, ss, 0, 0, 0);
 941     }
 942     ESP = esp;
 943
 944     selector = (selector & ~3) | dpl;
 945     cpu_x86_load_seg_cache(env, R_CS, selector,
 946                    get_seg_base(e1, e2),
 947                    get_seg_limit(e1, e2),
 948                    e2);
 949     cpu_x86_set_cpl(env, dpl);
 950     env->eip = offset;
 951
 952     /* interrupt gate clear IF mask */
 953     if ((type & 1) == 0) {
 954         env->eflags &= ~IF_MASK;
 955     }
 956     env->eflags &= ~(TF_MASK | VM_MASK | RF_MASK | NT_MASK);
 957 }
 958 #endif
 959
 960 void helper_syscall(int next_eip_addend)
 961 {
 962     int selector;
 963
 964     if (!(env->efer & MSR_EFER_SCE)) {
 965         raise_exception_err(EXCP06_ILLOP, 0);
 966     }
 967     selector = (env->star >> 32) & 0xffff;
 968 #ifdef TARGET_X86_64
 969     if (env->hflags & HF_LMA_MASK) {
 970         int code64;
 971
 972         ECX = env->eip + next_eip_addend;
 973         env->regs[11] = compute_eflags();
 974
 975         code64 = env->hflags & HF_CS64_MASK;
 976
 977         cpu_x86_set_cpl(env, 0);
 978         cpu_x86_load_seg_cache(env, R_CS, selector & 0xfffc,
 979                            0, 0xffffffff,
 980                                DESC_G_MASK | DESC_P_MASK |
 981                                DESC_S_MASK |
 982                                DESC_CS_MASK | DESC_R_MASK | DESC_A_MASK | DESC_L_MASK);
 983         cpu_x86_load_seg_cache(env, R_SS, (selector + 8) & 0xfffc,
 984                                0, 0xffffffff,
 985                                DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
 986                                DESC_S_MASK |
 987                                DESC_W_MASK | DESC_A_MASK);
 988         env->eflags &= ~env->fmask;
 989         if (code64)
 990             env->eip = env->lstar;
 991         else
 992             env->eip = env->cstar;
 993     } else
 994 #endif
 995     {
 996         ECX = (uint32_t)(env->eip + next_eip_addend);
 997
 998         cpu_x86_set_cpl(env, 0);
 999         cpu_x86_load_seg_cache(env, R_CS, selector & 0xfffc,
1000                            0, 0xffffffff,
1001                                DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
1002                                DESC_S_MASK |
1003                                DESC_CS_MASK | DESC_R_MASK | DESC_A_MASK);
1004         cpu_x86_load_seg_cache(env, R_SS, (selector + 8) & 0xfffc,
1005                                0, 0xffffffff,
1006                                DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
1007                                DESC_S_MASK |
1008                                DESC_W_MASK | DESC_A_MASK);
1009         env->eflags &= ~(IF_MASK | RF_MASK | VM_MASK);
1010         env->eip = (uint32_t)env->star;
1011     }
1012 }
1013
1014 void helper_sysret(int dflag)
1015 {
1016     int cpl, selector;
1017
1018     if (!(env->efer & MSR_EFER_SCE)) {
1019         raise_exception_err(EXCP06_ILLOP, 0);
1020     }
1021     cpl = env->hflags & HF_CPL_MASK;
1022     if (!(env->cr[0] & CR0_PE_MASK) || cpl != 0) {
1023         raise_exception_err(EXCP0D_GPF, 0);
1024     }
1025     selector = (env->star >> 48) & 0xffff;
1026 #ifdef TARGET_X86_64
1027     if (env->hflags & HF_LMA_MASK) {
1028         if (dflag == 2) {
1029             cpu_x86_load_seg_cache(env, R_CS, (selector + 16) | 3,
1030                                    0, 0xffffffff,
1031                                    DESC_G_MASK | DESC_P_MASK |
1032                                    DESC_S_MASK | (3 << DESC_DPL_SHIFT) |
1033                                    DESC_CS_MASK | DESC_R_MASK | DESC_A_MASK |
1034                                    DESC_L_MASK);
1035             env->eip = ECX;
1036         } else {
1037             cpu_x86_load_seg_cache(env, R_CS, selector | 3,
1038                                    0, 0xffffffff,
1039                                    DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
1040                                    DESC_S_MASK | (3 << DESC_DPL_SHIFT) |
1041                                    DESC_CS_MASK | DESC_R_MASK | DESC_A_MASK);
1042             env->eip = (uint32_t)ECX;
1043         }
1044         cpu_x86_load_seg_cache(env, R_SS, selector + 8,
1045                                0, 0xffffffff,
1046                                DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
1047                                DESC_S_MASK | (3 << DESC_DPL_SHIFT) |
1048                                DESC_W_MASK | DESC_A_MASK);
1049         load_eflags((uint32_t)(env->regs[11]), TF_MASK | AC_MASK | ID_MASK |
1050                     IF_MASK | IOPL_MASK | VM_MASK | RF_MASK | NT_MASK);
1051         cpu_x86_set_cpl(env, 3);
1052     } else
1053 #endif
1054     {
1055         cpu_x86_load_seg_cache(env, R_CS, selector | 3,
1056                                0, 0xffffffff,
1057                                DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
1058                                DESC_S_MASK | (3 << DESC_DPL_SHIFT) |
1059                                DESC_CS_MASK | DESC_R_MASK | DESC_A_MASK);
1060         env->eip = (uint32_t)ECX;
1061         cpu_x86_load_seg_cache(env, R_SS, selector + 8,
1062                                0, 0xffffffff,
1063                                DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
1064                                DESC_S_MASK | (3 << DESC_DPL_SHIFT) |
1065                                DESC_W_MASK | DESC_A_MASK);
1066         env->eflags |= IF_MASK;
1067         cpu_x86_set_cpl(env, 3);
1068     }
1069 #ifdef USE_KQEMU
1070     if (kqemu_is_ok(env)) {
1071         if (env->hflags & HF_LMA_MASK)
1072             CC_OP = CC_OP_EFLAGS;
1073         env->exception_index = -1;
1074         cpu_loop_exit();
1075     }
1076 #endif
1077 }
1078
1079 /* real mode interrupt */
1080 static void do_interrupt_real(int intno, int is_int, int error_code,
1081                               unsigned int next_eip)
1082 {
1083     SegmentCache *dt;
1084     target_ulong ptr, ssp;
1085     int selector;
1086     uint32_t offset, esp;
1087     uint32_t old_cs, old_eip;
1088
1089     /* real mode (simpler !) */
1090     dt = &env->idt;
1091     if (intno * 4 + 3 > dt->limit)
1092         raise_exception_err(EXCP0D_GPF, intno * 8 + 2);
1093     ptr = dt->base + intno * 4;
1094     offset = lduw_kernel(ptr);
1095     selector = lduw_kernel(ptr + 2);
1096     esp = ESP;
1097     ssp = env->segs[R_SS].base;
1098     if (is_int)
1099         old_eip = next_eip;
1100     else
1101         old_eip = env->eip;
1102     old_cs = env->segs[R_CS].selector;
1103     /* XXX: use SS segment size ? */
1104     PUSHW(ssp, esp, 0xffff, compute_eflags());
1105     PUSHW(ssp, esp, 0xffff, old_cs);
1106     PUSHW(ssp, esp, 0xffff, old_eip);
1107
1108     /* update processor state */
1109     ESP = (ESP & ~0xffff) | (esp & 0xffff);
1110     env->eip = offset;
1111     env->segs[R_CS].selector = selector;
1112     env->segs[R_CS].base = (selector << 4);
1113     env->eflags &= ~(IF_MASK | TF_MASK | AC_MASK | RF_MASK);
1114 }
1115
1116 /* fake user mode interrupt */
1117 void do_interrupt_user(int intno, int is_int, int error_code,
1118                        target_ulong next_eip)
1119 {
1120     SegmentCache *dt;
1121     target_ulong ptr;
1122     int dpl, cpl;
1123     uint32_t e2;
1124
1125     dt = &env->idt;
1126     ptr = dt->base + (intno * 8);
1127     e2 = ldl_kernel(ptr + 4);
1128
1129     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
1130     cpl = env->hflags & HF_CPL_MASK;
1131     /* check privledge if software int */
1132     if (is_int && dpl < cpl)
1133         raise_exception_err(EXCP0D_GPF, intno * 8 + 2);
1134
1135     /* Since we emulate only user space, we cannot do more than
1136        exiting the emulation with the suitable exception and error
1137        code */
1138     if (is_int)
1139         EIP = next_eip;
1140 }
1141
1142 /*
1143  * Begin execution of an interruption. is_int is TRUE if coming from
1144  * the int instruction. next_eip is the EIP value AFTER the interrupt
1145  * instruction. It is only relevant if is_int is TRUE.
1146  */
1147 void do_interrupt(int intno, int is_int, int error_code,
1148                   target_ulong next_eip, int is_hw)
1149 {
1150     if (loglevel & CPU_LOG_INT) {
1151         if ((env->cr[0] & CR0_PE_MASK)) {
1152             static int count;
1153             fprintf(logfile, "%6d: v=%02x e=%04x i=%d cpl=%d IP=%04x:" TARGET_FMT_lx " pc=" TARGET_FMT_lx " SP=%04x:" TARGET_FMT_lx,
1154                     count, intno, error_code, is_int,
1155                     env->hflags & HF_CPL_MASK,
1156                     env->segs[R_CS].selector, EIP,
1157                     (int)env->segs[R_CS].base + EIP,
1158                     env->segs[R_SS].selector, ESP);
1159             if (intno == 0x0e) {
1160                 fprintf(logfile, " CR2=" TARGET_FMT_lx, env->cr[2]);
1161             } else {
1162                 fprintf(logfile, " EAX=" TARGET_FMT_lx, EAX);
1163             }
1164             fprintf(logfile, "\n");
1165             cpu_dump_state(env, logfile, fprintf, X86_DUMP_CCOP);
1166 #if 0
1167             {
1168                 int i;
1169                 uint8_t *ptr;
1170                 fprintf(logfile, "       code=");
1171                 ptr = env->segs[R_CS].base + env->eip;
1172                 for(i = 0; i < 16; i++) {
1173                     fprintf(logfile, " %02x", ldub(ptr + i));
1174                 }
1175                 fprintf(logfile, "\n");
1176             }
1177 #endif
1178             count++;
1179         }
1180     }
1181     if (env->cr[0] & CR0_PE_MASK) {
1182 #if TARGET_X86_64
1183         if (env->hflags & HF_LMA_MASK) {
1184             do_interrupt64(intno, is_int, error_code, next_eip, is_hw);
1185         } else
1186 #endif
1187         {
1188             do_interrupt_protected(intno, is_int, error_code, next_eip, is_hw);
1189         }
1190     } else {
1191         do_interrupt_real(intno, is_int, error_code, next_eip);
1192     }
1193 }
1194
1195 /*
1196  * Check nested exceptions and change to double or triple fault if
1197  * needed. It should only be called, if this is not an interrupt.
1198  * Returns the new exception number.
1199  */
1200 int check_exception(int intno, int *error_code)
1201 {
1202     char first_contributory = env->old_exception == 0 ||
1203                               (env->old_exception >= 10 &&
1204                                env->old_exception <= 13);
1205     char second_contributory = intno == 0 ||
1206                                (intno >= 10 && intno <= 13);
1207
1208     if (loglevel & CPU_LOG_INT)
1209         fprintf(logfile, "check_exception old: %x new %x\n",
1210                 env->old_exception, intno);
1211
1212     if (env->old_exception == EXCP08_DBLE)
1213         cpu_abort(env, "triple fault");
1214
1215     if ((first_contributory && second_contributory)
1216         || (env->old_exception == EXCP0E_PAGE &&
1217             (second_contributory || (intno == EXCP0E_PAGE)))) {
1218         intno = EXCP08_DBLE;
1219         *error_code = 0;
1220     }
1221
1222     if (second_contributory || (intno == EXCP0E_PAGE) ||
1223         (intno == EXCP08_DBLE))
1224         env->old_exception = intno;
1225
1226     return intno;
1227 }
1228
1229 /*
1230  * Signal an interruption. It is executed in the main CPU loop.
1231  * is_int is TRUE if coming from the int instruction. next_eip is the
1232  * EIP value AFTER the interrupt instruction. It is only relevant if
1233  * is_int is TRUE.
1234  */
1235 void raise_interrupt(int intno, int is_int, int error_code,
1236                      int next_eip_addend)
1237 {
1238     if (!is_int)
1239         intno = check_exception(intno, &error_code);
1240
1241     env->exception_index = intno;
1242     env->error_code = error_code;
1243     env->exception_is_int = is_int;
1244     env->exception_next_eip = env->eip + next_eip_addend;
1245     cpu_loop_exit();
1246 }
1247
1248 /* same as raise_exception_err, but do not restore global registers */
1249 static void raise_exception_err_norestore(int exception_index, int error_code)
1250 {
1251     exception_index = check_exception(exception_index, &error_code);
1252
1253     env->exception_index = exception_index;
1254     env->error_code = error_code;
1255     env->exception_is_int = 0;
1256     env->exception_next_eip = 0;
1257     longjmp(env->jmp_env, 1);
1258 }
1259
1260 /* shortcuts to generate exceptions */
1261
1262 void (raise_exception_err)(int exception_index, int error_code)
1263 {
1264     raise_interrupt(exception_index, 0, error_code, 0);
1265 }
1266
1267 void raise_exception(int exception_index)
1268 {
1269     raise_interrupt(exception_index, 0, 0, 0);
1270 }
1271
1272 /* SMM support */
1273
1274 #if defined(CONFIG_USER_ONLY)
1275
1276 void do_smm_enter(void)
1277 {
1278 }
1279
1280 void helper_rsm(void)
1281 {
1282 }
1283
1284 #else
1285
1286 #ifdef TARGET_X86_64
1287 #define SMM_REVISION_ID 0x00020064
1288 #else
1289 #define SMM_REVISION_ID 0x00020000
1290 #endif
1291
1292 void do_smm_enter(void)
1293 {
1294     target_ulong sm_state;
1295     SegmentCache *dt;
1296     int i, offset;
1297
1298     if (loglevel & CPU_LOG_INT) {
1299         fprintf(logfile, "SMM: enter\n");
1300         cpu_dump_state(env, logfile, fprintf, X86_DUMP_CCOP);
1301     }
1302
1303     env->hflags |= HF_SMM_MASK;
1304     cpu_smm_update(env);
1305
1306     sm_state = env->smbase + 0x8000;
1307
1308 #ifdef TARGET_X86_64
1309     for(i = 0; i < 6; i++) {
1310         dt = &env->segs[i];
1311         offset = 0x7e00 + i * 16;
1312         stw_phys(sm_state + offset, dt->selector);
1313         stw_phys(sm_state + offset + 2, (dt->flags >> 8) & 0xf0ff);
1314         stl_phys(sm_state + offset + 4, dt->limit);
1315         stq_phys(sm_state + offset + 8, dt->base);
1316     }
1317
1318     stq_phys(sm_state + 0x7e68, env->gdt.base);
1319     stl_phys(sm_state + 0x7e64, env->gdt.limit);
1320
1321     stw_phys(sm_state + 0x7e70, env->ldt.selector);
1322     stq_phys(sm_state + 0x7e78, env->ldt.base);
1323     stl_phys(sm_state + 0x7e74, env->ldt.limit);
1324     stw_phys(sm_state + 0x7e72, (env->ldt.flags >> 8) & 0xf0ff);
1325
1326     stq_phys(sm_state + 0x7e88, env->idt.base);
1327     stl_phys(sm_state + 0x7e84, env->idt.limit);
1328
1329     stw_phys(sm_state + 0x7e90, env->tr.selector);
1330     stq_phys(sm_state + 0x7e98, env->tr.base);
1331     stl_phys(sm_state + 0x7e94, env->tr.limit);
1332     stw_phys(sm_state + 0x7e92, (env->tr.flags >> 8) & 0xf0ff);
1333
1334     stq_phys(sm_state + 0x7ed0, env->efer);
1335
1336     stq_phys(sm_state + 0x7ff8, EAX);
1337     stq_phys(sm_state + 0x7ff0, ECX);
1338     stq_phys(sm_state + 0x7fe8, EDX);
1339     stq_phys(sm_state + 0x7fe0, EBX);
1340     stq_phys(sm_state + 0x7fd8, ESP);
1341     stq_phys(sm_state + 0x7fd0, EBP);
1342     stq_phys(sm_state + 0x7fc8, ESI);
1343     stq_phys(sm_state + 0x7fc0, EDI);
1344     for(i = 8; i < 16; i++)
1345         stq_phys(sm_state + 0x7ff8 - i * 8, env->regs[i]);
1346     stq_phys(sm_state + 0x7f78, env->eip);
1347     stl_phys(sm_state + 0x7f70, compute_eflags());
1348     stl_phys(sm_state + 0x7f68, env->dr[6]);
1349     stl_phys(sm_state + 0x7f60, env->dr[7]);
1350
1351     stl_phys(sm_state + 0x7f48, env->cr[4]);
1352     stl_phys(sm_state + 0x7f50, env->cr[3]);
1353     stl_phys(sm_state + 0x7f58, env->cr[0]);
1354
1355     stl_phys(sm_state + 0x7efc, SMM_REVISION_ID);
1356     stl_phys(sm_state + 0x7f00, env->smbase);
1357 #else
1358     stl_phys(sm_state + 0x7ffc, env->cr[0]);
1359     stl_phys(sm_state + 0x7ff8, env->cr[3]);
1360     stl_phys(sm_state + 0x7ff4, compute_eflags());
1361     stl_phys(sm_state + 0x7ff0, env->eip);
1362     stl_phys(sm_state + 0x7fec, EDI);
1363     stl_phys(sm_state + 0x7fe8, ESI);
1364     stl_phys(sm_state + 0x7fe4, EBP);
1365     stl_phys(sm_state + 0x7fe0, ESP);
1366     stl_phys(sm_state + 0x7fdc, EBX);
1367     stl_phys(sm_state + 0x7fd8, EDX);
1368     stl_phys(sm_state + 0x7fd4, ECX);
1369     stl_phys(sm_state + 0x7fd0, EAX);
1370     stl_phys(sm_state + 0x7fcc, env->dr[6]);
1371     stl_phys(sm_state + 0x7fc8, env->dr[7]);
1372
1373     stl_phys(sm_state + 0x7fc4, env->tr.selector);
1374     stl_phys(sm_state + 0x7f64, env->tr.base);
1375     stl_phys(sm_state + 0x7f60, env->tr.limit);
1376     stl_phys(sm_state + 0x7f5c, (env->tr.flags >> 8) & 0xf0ff);
1377
1378     stl_phys(sm_state + 0x7fc0, env->ldt.selector);
1379     stl_phys(sm_state + 0x7f80, env->ldt.base);
1380     stl_phys(sm_state + 0x7f7c, env->ldt.limit);
1381     stl_phys(sm_state + 0x7f78, (env->ldt.flags >> 8) & 0xf0ff);
1382
1383     stl_phys(sm_state + 0x7f74, env->gdt.base);
1384     stl_phys(sm_state + 0x7f70, env->gdt.limit);
1385
1386     stl_phys(sm_state + 0x7f58, env->idt.base);
1387     stl_phys(sm_state + 0x7f54, env->idt.limit);
1388
1389     for(i = 0; i < 6; i++) {
1390         dt = &env->segs[i];
1391         if (i < 3)
1392             offset = 0x7f84 + i * 12;
1393         else
1394             offset = 0x7f2c + (i - 3) * 12;
1395         stl_phys(sm_state + 0x7fa8 + i * 4, dt->selector);
1396         stl_phys(sm_state + offset + 8, dt->base);
1397         stl_phys(sm_state + offset + 4, dt->limit);
1398         stl_phys(sm_state + offset, (dt->flags >> 8) & 0xf0ff);
1399     }
1400     stl_phys(sm_state + 0x7f14, env->cr[4]);
1401
1402     stl_phys(sm_state + 0x7efc, SMM_REVISION_ID);
1403     stl_phys(sm_state + 0x7ef8, env->smbase);
1404 #endif
1405     /* init SMM cpu state */
1406
1407 #ifdef TARGET_X86_64
1408     env->efer = 0;
1409     env->hflags &= ~HF_LMA_MASK;
1410 #endif
1411     load_eflags(0, ~(CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C | DF_MASK));
1412     env->eip = 0x00008000;
1413     cpu_x86_load_seg_cache(env, R_CS, (env->smbase >> 4) & 0xffff, env->smbase,
1414                            0xffffffff, 0);
1415     cpu_x86_load_seg_cache(env, R_DS, 0, 0, 0xffffffff, 0);
1416     cpu_x86_load_seg_cache(env, R_ES, 0, 0, 0xffffffff, 0);
1417     cpu_x86_load_seg_cache(env, R_SS, 0, 0, 0xffffffff, 0);
1418     cpu_x86_load_seg_cache(env, R_FS, 0, 0, 0xffffffff, 0);
1419     cpu_x86_load_seg_cache(env, R_GS, 0, 0, 0xffffffff, 0);
1420
1421     cpu_x86_update_cr0(env,
1422                        env->cr[0] & ~(CR0_PE_MASK | CR0_EM_MASK | CR0_TS_MASK | CR0_PG_MASK));
1423     cpu_x86_update_cr4(env, 0);
1424     env->dr[7] = 0x00000400;
1425     CC_OP = CC_OP_EFLAGS;
1426 }
1427
1428 void helper_rsm(void)
1429 {
1430     target_ulong sm_state;
1431     int i, offset;
1432     uint32_t val;
1433
1434     sm_state = env->smbase + 0x8000;
1435 #ifdef TARGET_X86_64
1436     env->efer = ldq_phys(sm_state + 0x7ed0);
1437     if (env->efer & MSR_EFER_LMA)
1438         env->hflags |= HF_LMA_MASK;
1439     else
1440         env->hflags &= ~HF_LMA_MASK;
1441
1442     for(i = 0; i < 6; i++) {
1443         offset = 0x7e00 + i * 16;
1444         cpu_x86_load_seg_cache(env, i,
1445                                lduw_phys(sm_state + offset),
1446                                ldq_phys(sm_state + offset + 8),
1447                                ldl_phys(sm_state + offset + 4),
1448                                (lduw_phys(sm_state + offset + 2) & 0xf0ff) << 8);
1449     }
1450
1451     env->gdt.base = ldq_phys(sm_state + 0x7e68);
1452     env->gdt.limit = ldl_phys(sm_state + 0x7e64);
1453
1454     env->ldt.selector = lduw_phys(sm_state + 0x7e70);
1455     env->ldt.base = ldq_phys(sm_state + 0x7e78);
1456     env->ldt.limit = ldl_phys(sm_state + 0x7e74);
1457     env->ldt.flags = (lduw_phys(sm_state + 0x7e72) & 0xf0ff) << 8;
1458
1459     env->idt.base = ldq_phys(sm_state + 0x7e88);
1460     env->idt.limit = ldl_phys(sm_state + 0x7e84);
1461
1462     env->tr.selector = lduw_phys(sm_state + 0x7e90);
1463     env->tr.base = ldq_phys(sm_state + 0x7e98);
1464     env->tr.limit = ldl_phys(sm_state + 0x7e94);
1465     env->tr.flags = (lduw_phys(sm_state + 0x7e92) & 0xf0ff) << 8;
1466
1467     EAX = ldq_phys(sm_state + 0x7ff8);
1468     ECX = ldq_phys(sm_state + 0x7ff0);
1469     EDX = ldq_phys(sm_state + 0x7fe8);
1470     EBX = ldq_phys(sm_state + 0x7fe0);
1471     ESP = ldq_phys(sm_state + 0x7fd8);
1472     EBP = ldq_phys(sm_state + 0x7fd0);
1473     ESI = ldq_phys(sm_state + 0x7fc8);
1474     EDI = ldq_phys(sm_state + 0x7fc0);
1475     for(i = 8; i < 16; i++)
1476         env->regs[i] = ldq_phys(sm_state + 0x7ff8 - i * 8);
1477     env->eip = ldq_phys(sm_state + 0x7f78);
1478     load_eflags(ldl_phys(sm_state + 0x7f70),
1479                 ~(CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C | DF_MASK));
1480     env->dr[6] = ldl_phys(sm_state + 0x7f68);
1481     env->dr[7] = ldl_phys(sm_state + 0x7f60);
1482
1483     cpu_x86_update_cr4(env, ldl_phys(sm_state + 0x7f48));
1484     cpu_x86_update_cr3(env, ldl_phys(sm_state + 0x7f50));
1485     cpu_x86_update_cr0(env, ldl_phys(sm_state + 0x7f58));
1486
1487     val = ldl_phys(sm_state + 0x7efc); /* revision ID */
1488     if (val & 0x20000) {
1489         env->smbase = ldl_phys(sm_state + 0x7f00) & ~0x7fff;
1490     }
1491 #else
1492     cpu_x86_update_cr0(env, ldl_phys(sm_state + 0x7ffc));
1493     cpu_x86_update_cr3(env, ldl_phys(sm_state + 0x7ff8));
1494     load_eflags(ldl_phys(sm_state + 0x7ff4),
1495                 ~(CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C | DF_MASK));
1496     env->eip = ldl_phys(sm_state + 0x7ff0);
1497     EDI = ldl_phys(sm_state + 0x7fec);
1498     ESI = ldl_phys(sm_state + 0x7fe8);
1499     EBP = ldl_phys(sm_state + 0x7fe4);
1500     ESP = ldl_phys(sm_state + 0x7fe0);
1501     EBX = ldl_phys(sm_state + 0x7fdc);
1502     EDX = ldl_phys(sm_state + 0x7fd8);
1503     ECX = ldl_phys(sm_state + 0x7fd4);
1504     EAX = ldl_phys(sm_state + 0x7fd0);
1505     env->dr[6] = ldl_phys(sm_state + 0x7fcc);
1506     env->dr[7] = ldl_phys(sm_state + 0x7fc8);
1507
1508     env->tr.selector = ldl_phys(sm_state + 0x7fc4) & 0xffff;
1509     env->tr.base = ldl_phys(sm_state + 0x7f64);
1510     env->tr.limit = ldl_phys(sm_state + 0x7f60);
1511     env->tr.flags = (ldl_phys(sm_state + 0x7f5c) & 0xf0ff) << 8;
1512
1513     env->ldt.selector = ldl_phys(sm_state + 0x7fc0) & 0xffff;
1514     env->ldt.base = ldl_phys(sm_state + 0x7f80);
1515     env->ldt.limit = ldl_phys(sm_state + 0x7f7c);
1516     env->ldt.flags = (ldl_phys(sm_state + 0x7f78) & 0xf0ff) << 8;
1517
1518     env->gdt.base = ldl_phys(sm_state + 0x7f74);
1519     env->gdt.limit = ldl_phys(sm_state + 0x7f70);
1520
1521     env->idt.base = ldl_phys(sm_state + 0x7f58);
1522     env->idt.limit = ldl_phys(sm_state + 0x7f54);
1523
1524     for(i = 0; i < 6; i++) {
1525         if (i < 3)
1526             offset = 0x7f84 + i * 12;
1527         else
1528             offset = 0x7f2c + (i - 3) * 12;
1529         cpu_x86_load_seg_cache(env, i,
1530                                ldl_phys(sm_state + 0x7fa8 + i * 4) & 0xffff,
1531                                ldl_phys(sm_state + offset + 8),
1532                                ldl_phys(sm_state + offset + 4),
1533                                (ldl_phys(sm_state + offset) & 0xf0ff) << 8);
1534     }
1535     cpu_x86_update_cr4(env, ldl_phys(sm_state + 0x7f14));
1536
1537     val = ldl_phys(sm_state + 0x7efc); /* revision ID */
1538     if (val & 0x20000) {
1539         env->smbase = ldl_phys(sm_state + 0x7ef8) & ~0x7fff;
1540     }
1541 #endif
1542     CC_OP = CC_OP_EFLAGS;
1543     env->hflags &= ~HF_SMM_MASK;
1544     cpu_smm_update(env);
1545
1546     if (loglevel & CPU_LOG_INT) {
1547         fprintf(logfile, "SMM: after RSM\n");
1548         cpu_dump_state(env, logfile, fprintf, X86_DUMP_CCOP);
1549     }
1550 }
1551
1552 #endif /* !CONFIG_USER_ONLY */
1553
1554
1555 #ifdef BUGGY_GCC_DIV64
1556 /* gcc 2.95.4 on PowerPC does not seem to like using __udivdi3, so we
1557    call it from another function */
1558 uint32_t div32(uint64_t *q_ptr, uint64_t num, uint32_t den)
1559 {
1560     *q_ptr = num / den;
1561     return num % den;
1562 }
1563
1564 int32_t idiv32(int64_t *q_ptr, int64_t num, int32_t den)
1565 {
1566     *q_ptr = num / den;
1567     return num % den;
1568 }
1569 #endif
1570
1571 void helper_divl_EAX_T0(void)
1572 {
1573     unsigned int den, r;
1574     uint64_t num, q;
1575
1576     num = ((uint32_t)EAX) | ((uint64_t)((uint32_t)EDX) << 32);
1577     den = T0;
1578     if (den == 0) {
1579         raise_exception(EXCP00_DIVZ);
1580     }
1581 #ifdef BUGGY_GCC_DIV64
1582     r = div32(&q, num, den);
1583 #else
1584     q = (num / den);
1585     r = (num % den);
1586 #endif
1587     if (q > 0xffffffff)
1588         raise_exception(EXCP00_DIVZ);
1589     EAX = (uint32_t)q;
1590     EDX = (uint32_t)r;
1591 }
1592
1593 void helper_idivl_EAX_T0(void)
1594 {
1595     int den, r;
1596     int64_t num, q;
1597
1598     num = ((uint32_t)EAX) | ((uint64_t)((uint32_t)EDX) << 32);
1599     den = T0;
1600     if (den == 0) {
1601         raise_exception(EXCP00_DIVZ);
1602     }
1603 #ifdef BUGGY_GCC_DIV64
1604     r = idiv32(&q, num, den);
1605 #else
1606     q = (num / den);
1607     r = (num % den);
1608 #endif
1609     if (q != (int32_t)q)
1610         raise_exception(EXCP00_DIVZ);
1611     EAX = (uint32_t)q;
1612     EDX = (uint32_t)r;
1613 }
1614
1615 void helper_cmpxchg8b(void)
1616 {
1617     uint64_t d;
1618     int eflags;
1619
1620     eflags = cc_table[CC_OP].compute_all();
1621     d = ldq(A0);
1622     if (d == (((uint64_t)EDX << 32) | EAX)) {
1623         stq(A0, ((uint64_t)ECX << 32) | EBX);
1624         eflags |= CC_Z;
1625     } else {
1626         EDX = d >> 32;
1627         EAX = d;
1628         eflags &= ~CC_Z;
1629     }
1630     CC_SRC = eflags;
1631 }
1632
1633 void helper_cpuid(void)
1634 {
1635     uint32_t index;
1636     index = (uint32_t)EAX;
1637
1638     /* test if maximum index reached */
1639     if (index & 0x80000000) {
1640         if (index > env->cpuid_xlevel)
1641             index = env->cpuid_level;
1642     } else {
1643         if (index > env->cpuid_level)
1644             index = env->cpuid_level;
1645     }
1646
1647     switch(index) {
1648     case 0:
1649         EAX = env->cpuid_level;
1650         EBX = env->cpuid_vendor1;
1651         EDX = env->cpuid_vendor2;
1652         ECX = env->cpuid_vendor3;
1653         break;
1654     case 1:
1655         EAX = env->cpuid_version;
1656         EBX = (env->cpuid_apic_id << 24) | 8 << 8; /* CLFLUSH size in quad words, Linux wants it. */
1657         ECX = env->cpuid_ext_features;
1658         EDX = env->cpuid_features;
1659         break;
1660     case 2:
1661         /* cache info: needed for Pentium Pro compatibility */
1662         EAX = 0x410601;
1663         EBX = 0;
1664         ECX = 0;
1665         EDX = 0;
1666         break;
1667     case 0x80000000:
1668         EAX = env->cpuid_xlevel;
1669         EBX = env->cpuid_vendor1;
1670         EDX = env->cpuid_vendor2;
1671         ECX = env->cpuid_vendor3;
1672         break;
1673     case 0x80000001:
1674         EAX = env->cpuid_features;
1675         EBX = 0;
1676         ECX = 0;
1677         EDX = env->cpuid_ext2_features;
1678         break;
1679     case 0x80000002:
1680     case 0x80000003:
1681     case 0x80000004:
1682         EAX = env->cpuid_model[(index - 0x80000002) * 4 + 0];
1683         EBX = env->cpuid_model[(index - 0x80000002) * 4 + 1];
1684         ECX = env->cpuid_model[(index - 0x80000002) * 4 + 2];
1685         EDX = env->cpuid_model[(index - 0x80000002) * 4 + 3];
1686         break;
1687     case 0x80000005:
1688         /* cache info (L1 cache) */
1689         EAX = 0x01ff01ff;
1690         EBX = 0x01ff01ff;
1691         ECX = 0x40020140;
1692         EDX = 0x40020140;
1693         break;
1694     case 0x80000006:
1695         /* cache info (L2 cache) */
1696         EAX = 0;
1697         EBX = 0x42004200;
1698         ECX = 0x02008140;
1699         EDX = 0;
1700         break;
1701     case 0x80000008:
1702         /* virtual & phys address size in low 2 bytes. */
1703         EAX = 0x00003028;
1704         EBX = 0;
1705         ECX = 0;
1706         EDX = 0;
1707         break;
1708     default:
1709         /* reserved values: zero */
1710         EAX = 0;
1711         EBX = 0;
1712         ECX = 0;
1713         EDX = 0;
1714         break;
1715     }
1716 }
1717
1718 void helper_enter_level(int level, int data32)
1719 {
1720     target_ulong ssp;
1721     uint32_t esp_mask, esp, ebp;
1722
1723     esp_mask = get_sp_mask(env->segs[R_SS].flags);
1724     ssp = env->segs[R_SS].base;
1725     ebp = EBP;
1726     esp = ESP;
1727     if (data32) {
1728         /* 32 bit */
1729         esp -= 4;
1730         while (--level) {
1731             esp -= 4;
1732             ebp -= 4;
1733             stl(ssp + (esp & esp_mask), ldl(ssp + (ebp & esp_mask)));
1734         }
1735         esp -= 4;
1736         stl(ssp + (esp & esp_mask), T1);
1737     } else {
1738         /* 16 bit */
1739         esp -= 2;
1740         while (--level) {
1741             esp -= 2;
1742             ebp -= 2;
1743             stw(ssp + (esp & esp_mask), lduw(ssp + (ebp & esp_mask)));
1744         }
1745         esp -= 2;
1746         stw(ssp + (esp & esp_mask), T1);
1747     }
1748 }
1749
1750 #ifdef TARGET_X86_64
1751 void helper_enter64_level(int level, int data64)
1752 {
1753     target_ulong esp, ebp;
1754     ebp = EBP;
1755     esp = ESP;
1756
1757     if (data64) {
1758         /* 64 bit */
1759         esp -= 8;
1760         while (--level) {
1761             esp -= 8;
1762             ebp -= 8;
1763             stq(esp, ldq(ebp));
1764         }
1765         esp -= 8;
1766         stq(esp, T1);
1767     } else {
1768         /* 16 bit */
1769         esp -= 2;
1770         while (--level) {
1771             esp -= 2;
1772             ebp -= 2;
1773             stw(esp, lduw(ebp));
1774         }
1775         esp -= 2;
1776         stw(esp, T1);
1777     }
1778 }
1779 #endif
1780
1781 void helper_lldt_T0(void)
1782 {
1783     int selector;
1784     SegmentCache *dt;
1785     uint32_t e1, e2;
1786     int index, entry_limit;
1787     target_ulong ptr;
1788
1789     selector = T0 & 0xffff;
1790     if ((selector & 0xfffc) == 0) {
1791         /* XXX: NULL selector case: invalid LDT */
1792         env->ldt.base = 0;
1793         env->ldt.limit = 0;
1794     } else {
1795         if (selector & 0x4)
1796             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1797         dt = &env->gdt;
1798         index = selector & ~7;
1799 #ifdef TARGET_X86_64
1800         if (env->hflags & HF_LMA_MASK)
1801             entry_limit = 15;
1802         else
1803 #endif
1804             entry_limit = 7;
1805         if ((index + entry_limit) > dt->limit)
1806             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1807         ptr = dt->base + index;
1808         e1 = ldl_kernel(ptr);
1809         e2 = ldl_kernel(ptr + 4);
1810         if ((e2 & DESC_S_MASK) || ((e2 >> DESC_TYPE_SHIFT) & 0xf) != 2)
1811             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1812         if (!(e2 & DESC_P_MASK))
1813             raise_exception_err(EXCP0B_NOSEG, selector & 0xfffc);
1814 #ifdef TARGET_X86_64
1815         if (env->hflags & HF_LMA_MASK) {
1816             uint32_t e3;
1817             e3 = ldl_kernel(ptr + 8);
1818             load_seg_cache_raw_dt(&env->ldt, e1, e2);
1819             env->ldt.base |= (target_ulong)e3 << 32;
1820         } else
1821 #endif
1822         {
1823             load_seg_cache_raw_dt(&env->ldt, e1, e2);
1824         }
1825     }
1826     env->ldt.selector = selector;
1827 }
1828
1829 void helper_ltr_T0(void)
1830 {
1831     int selector;
1832     SegmentCache *dt;
1833     uint32_t e1, e2;
1834     int index, type, entry_limit;
1835     target_ulong ptr;
1836
1837     selector = T0 & 0xffff;
1838     if ((selector & 0xfffc) == 0) {
1839         /* NULL selector case: invalid TR */
1840         env->tr.base = 0;
1841         env->tr.limit = 0;
1842         env->tr.flags = 0;
1843     } else {
1844         if (selector & 0x4)
1845             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1846         dt = &env->gdt;
1847         index = selector & ~7;
1848 #ifdef TARGET_X86_64
1849         if (env->hflags & HF_LMA_MASK)
1850             entry_limit = 15;
1851         else
1852 #endif
1853             entry_limit = 7;
1854         if ((index + entry_limit) > dt->limit)
1855             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1856         ptr = dt->base + index;
1857         e1 = ldl_kernel(ptr);
1858         e2 = ldl_kernel(ptr + 4);
1859         type = (e2 >> DESC_TYPE_SHIFT) & 0xf;
1860         if ((e2 & DESC_S_MASK) ||
1861             (type != 1 && type != 9))
1862             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1863         if (!(e2 & DESC_P_MASK))
1864             raise_exception_err(EXCP0B_NOSEG, selector & 0xfffc);
1865 #ifdef TARGET_X86_64
1866         if (env->hflags & HF_LMA_MASK) {
1867             uint32_t e3, e4;
1868             e3 = ldl_kernel(ptr + 8);
1869             e4 = ldl_kernel(ptr + 12);
1870             if ((e4 >> DESC_TYPE_SHIFT) & 0xf)
1871                 raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1872             load_seg_cache_raw_dt(&env->tr, e1, e2);
1873             env->tr.base |= (target_ulong)e3 << 32;
1874         } else
1875 #endif
1876         {
1877             load_seg_cache_raw_dt(&env->tr, e1, e2);
1878         }
1879         e2 |= DESC_TSS_BUSY_MASK;
1880         stl_kernel(ptr + 4, e2);
1881     }
1882     env->tr.selector = selector;
1883 }
1884
1885 /* only works if protected mode and not VM86. seg_reg must be != R_CS */
1886 void load_seg(int seg_reg, int selector)
1887 {
1888     uint32_t e1, e2;
1889     int cpl, dpl, rpl;
1890     SegmentCache *dt;
1891     int index;
1892     target_ulong ptr;
1893
1894     selector &= 0xffff;
1895     cpl = env->hflags & HF_CPL_MASK;
1896     if ((selector & 0xfffc) == 0) {
1897         /* null selector case */
1898         if (seg_reg == R_SS
1899 #ifdef TARGET_X86_64
1900             && (!(env->hflags & HF_CS64_MASK) || cpl == 3)
1901 #endif
1902             )
1903             raise_exception_err(EXCP0D_GPF, 0);
1904         cpu_x86_load_seg_cache(env, seg_reg, selector, 0, 0, 0);
1905     } else {
1906
1907         if (selector & 0x4)
1908             dt = &env->ldt;
1909         else
1910             dt = &env->gdt;
1911         index = selector & ~7;
1912         if ((index + 7) > dt->limit)
1913             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1914         ptr = dt->base + index;
1915         e1 = ldl_kernel(ptr);
1916         e2 = ldl_kernel(ptr + 4);
1917
1918         if (!(e2 & DESC_S_MASK))
1919             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1920         rpl = selector & 3;
1921         dpl = (e2 >> DESC_DPL_SHIFT) & 3;
1922         if (seg_reg == R_SS) {
1923             /* must be writable segment */
1924             if ((e2 & DESC_CS_MASK) || !(e2 & DESC_W_MASK))
1925                 raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1926             if (rpl != cpl || dpl != cpl)
1927                 raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1928         } else {
1929             /* must be readable segment */
1930             if ((e2 & (DESC_CS_MASK | DESC_R_MASK)) == DESC_CS_MASK)
1931                 raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1932
1933             if (!(e2 & DESC_CS_MASK) || !(e2 & DESC_C_MASK)) {
1934                 /* if not conforming code, test rights */
1935                 if (dpl < cpl || dpl < rpl)
1936                     raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
1937             }
1938         }
1939
1940         if (!(e2 & DESC_P_MASK)) {
1941             if (seg_reg == R_SS)
1942                 raise_exception_err(EXCP0C_STACK, selector & 0xfffc);
1943             else
1944                 raise_exception_err(EXCP0B_NOSEG, selector & 0xfffc);
1945         }
1946
1947         /* set the access bit if not already set */
1948         if (!(e2 & DESC_A_MASK)) {
1949             e2 |= DESC_A_MASK;
1950             stl_kernel(ptr + 4, e2);
1951         }
1952
1953         cpu_x86_load_seg_cache(env, seg_reg, selector,
1954                        get_seg_base(e1, e2),
1955                        get_seg_limit(e1, e2),
1956                        e2);
1957 #if 0
1958         fprintf(logfile, "load_seg: sel=0x%04x base=0x%08lx limit=0x%08lx flags=%08x\n",
1959                 selector, (unsigned long)sc->base, sc->limit, sc->flags);
1960 #endif
1961     }
1962 }
1963
1964 /* protected mode jump */
1965 void helper_ljmp_protected_T0_T1(int next_eip_addend)
1966 {
1967     int new_cs, gate_cs, type;
1968     uint32_t e1, e2, cpl, dpl, rpl, limit;
1969     target_ulong new_eip, next_eip;
1970
1971     new_cs = T0;
1972     new_eip = T1;
1973     if ((new_cs & 0xfffc) == 0)
1974         raise_exception_err(EXCP0D_GPF, 0);
1975     if (load_segment(&e1, &e2, new_cs) != 0)
1976         raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
1977     cpl = env->hflags & HF_CPL_MASK;
1978     if (e2 & DESC_S_MASK) {
1979         if (!(e2 & DESC_CS_MASK))
1980             raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
1981         dpl = (e2 >> DESC_DPL_SHIFT) & 3;
1982         if (e2 & DESC_C_MASK) {
1983             /* conforming code segment */
1984             if (dpl > cpl)
1985                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
1986         } else {
1987             /* non conforming code segment */
1988             rpl = new_cs & 3;
1989             if (rpl > cpl)
1990                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
1991             if (dpl != cpl)
1992                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
1993         }
1994         if (!(e2 & DESC_P_MASK))
1995             raise_exception_err(EXCP0B_NOSEG, new_cs & 0xfffc);
1996         limit = get_seg_limit(e1, e2);
1997         if (new_eip > limit &&
1998             !(env->hflags & HF_LMA_MASK) && !(e2 & DESC_L_MASK))
1999             raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2000         cpu_x86_load_seg_cache(env, R_CS, (new_cs & 0xfffc) | cpl,
2001                        get_seg_base(e1, e2), limit, e2);
2002         EIP = new_eip;
2003     } else {
2004         /* jump to call or task gate */
2005         dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2006         rpl = new_cs & 3;
2007         cpl = env->hflags & HF_CPL_MASK;
2008         type = (e2 >> DESC_TYPE_SHIFT) & 0xf;
2009         switch(type) {
2010         case 1: /* 286 TSS */
2011         case 9: /* 386 TSS */
2012         case 5: /* task gate */
2013             if (dpl < cpl || dpl < rpl)
2014                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2015             next_eip = env->eip + next_eip_addend;
2016             switch_tss(new_cs, e1, e2, SWITCH_TSS_JMP, next_eip);
2017             CC_OP = CC_OP_EFLAGS;
2018             break;
2019         case 4: /* 286 call gate */
2020         case 12: /* 386 call gate */
2021             if ((dpl < cpl) || (dpl < rpl))
2022                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2023             if (!(e2 & DESC_P_MASK))
2024                 raise_exception_err(EXCP0B_NOSEG, new_cs & 0xfffc);
2025             gate_cs = e1 >> 16;
2026             new_eip = (e1 & 0xffff);
2027             if (type == 12)
2028                 new_eip |= (e2 & 0xffff0000);
2029             if (load_segment(&e1, &e2, gate_cs) != 0)
2030                 raise_exception_err(EXCP0D_GPF, gate_cs & 0xfffc);
2031             dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2032             /* must be code segment */
2033             if (((e2 & (DESC_S_MASK | DESC_CS_MASK)) !=
2034                  (DESC_S_MASK | DESC_CS_MASK)))
2035                 raise_exception_err(EXCP0D_GPF, gate_cs & 0xfffc);
2036             if (((e2 & DESC_C_MASK) && (dpl > cpl)) ||
2037                 (!(e2 & DESC_C_MASK) && (dpl != cpl)))
2038                 raise_exception_err(EXCP0D_GPF, gate_cs & 0xfffc);
2039             if (!(e2 & DESC_P_MASK))
2040                 raise_exception_err(EXCP0D_GPF, gate_cs & 0xfffc);
2041             limit = get_seg_limit(e1, e2);
2042             if (new_eip > limit)
2043                 raise_exception_err(EXCP0D_GPF, 0);
2044             cpu_x86_load_seg_cache(env, R_CS, (gate_cs & 0xfffc) | cpl,
2045                                    get_seg_base(e1, e2), limit, e2);
2046             EIP = new_eip;
2047             break;
2048         default:
2049             raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2050             break;
2051         }
2052     }
2053 }
2054
2055 /* real mode call */
2056 void helper_lcall_real_T0_T1(int shift, int next_eip)
2057 {
2058     int new_cs, new_eip;
2059     uint32_t esp, esp_mask;
2060     target_ulong ssp;
2061
2062     new_cs = T0;
2063     new_eip = T1;
2064     esp = ESP;
2065     esp_mask = get_sp_mask(env->segs[R_SS].flags);
2066     ssp = env->segs[R_SS].base;
2067     if (shift) {
2068         PUSHL(ssp, esp, esp_mask, env->segs[R_CS].selector);
2069         PUSHL(ssp, esp, esp_mask, next_eip);
2070     } else {
2071         PUSHW(ssp, esp, esp_mask, env->segs[R_CS].selector);
2072         PUSHW(ssp, esp, esp_mask, next_eip);
2073     }
2074
2075     SET_ESP(esp, esp_mask);
2076     env->eip = new_eip;
2077     env->segs[R_CS].selector = new_cs;
2078     env->segs[R_CS].base = (new_cs << 4);
2079 }
2080
2081 /* protected mode call */
2082 void helper_lcall_protected_T0_T1(int shift, int next_eip_addend)
2083 {
2084     int new_cs, new_stack, i;
2085     uint32_t e1, e2, cpl, dpl, rpl, selector, offset, param_count;
2086     uint32_t ss, ss_e1, ss_e2, sp, type, ss_dpl, sp_mask;
2087     uint32_t val, limit, old_sp_mask;
2088     target_ulong ssp, old_ssp, next_eip, new_eip;
2089
2090     new_cs = T0;
2091     new_eip = T1;
2092     next_eip = env->eip + next_eip_addend;
2093 #ifdef DEBUG_PCALL
2094     if (loglevel & CPU_LOG_PCALL) {
2095         fprintf(logfile, "lcall %04x:%08x s=%d\n",
2096                 new_cs, (uint32_t)new_eip, shift);
2097         cpu_dump_state(env, logfile, fprintf, X86_DUMP_CCOP);
2098     }
2099 #endif
2100     if ((new_cs & 0xfffc) == 0)
2101         raise_exception_err(EXCP0D_GPF, 0);
2102     if (load_segment(&e1, &e2, new_cs) != 0)
2103         raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2104     cpl = env->hflags & HF_CPL_MASK;
2105 #ifdef DEBUG_PCALL
2106     if (loglevel & CPU_LOG_PCALL) {
2107         fprintf(logfile, "desc=%08x:%08x\n", e1, e2);
2108     }
2109 #endif
2110     if (e2 & DESC_S_MASK) {
2111         if (!(e2 & DESC_CS_MASK))
2112             raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2113         dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2114         if (e2 & DESC_C_MASK) {
2115             /* conforming code segment */
2116             if (dpl > cpl)
2117                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2118         } else {
2119             /* non conforming code segment */
2120             rpl = new_cs & 3;
2121             if (rpl > cpl)
2122                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2123             if (dpl != cpl)
2124                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2125         }
2126         if (!(e2 & DESC_P_MASK))
2127             raise_exception_err(EXCP0B_NOSEG, new_cs & 0xfffc);
2128
2129 #ifdef TARGET_X86_64
2130         /* XXX: check 16/32 bit cases in long mode */
2131         if (shift == 2) {
2132             target_ulong rsp;
2133             /* 64 bit case */
2134             rsp = ESP;
2135             PUSHQ(rsp, env->segs[R_CS].selector);
2136             PUSHQ(rsp, next_eip);
2137             /* from this point, not restartable */
2138             ESP = rsp;
2139             cpu_x86_load_seg_cache(env, R_CS, (new_cs & 0xfffc) | cpl,
2140                                    get_seg_base(e1, e2),
2141                                    get_seg_limit(e1, e2), e2);
2142             EIP = new_eip;
2143         } else
2144 #endif
2145         {
2146             sp = ESP;
2147             sp_mask = get_sp_mask(env->segs[R_SS].flags);
2148             ssp = env->segs[R_SS].base;
2149             if (shift) {
2150                 PUSHL(ssp, sp, sp_mask, env->segs[R_CS].selector);
2151                 PUSHL(ssp, sp, sp_mask, next_eip);
2152             } else {
2153                 PUSHW(ssp, sp, sp_mask, env->segs[R_CS].selector);
2154                 PUSHW(ssp, sp, sp_mask, next_eip);
2155             }
2156
2157             limit = get_seg_limit(e1, e2);
2158             if (new_eip > limit)
2159                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2160             /* from this point, not restartable */
2161             SET_ESP(sp, sp_mask);
2162             cpu_x86_load_seg_cache(env, R_CS, (new_cs & 0xfffc) | cpl,
2163                                    get_seg_base(e1, e2), limit, e2);
2164             EIP = new_eip;
2165         }
2166     } else {
2167         /* check gate type */
2168         type = (e2 >> DESC_TYPE_SHIFT) & 0x1f;
2169         dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2170         rpl = new_cs & 3;
2171         switch(type) {
2172         case 1: /* available 286 TSS */
2173         case 9: /* available 386 TSS */
2174         case 5: /* task gate */
2175             if (dpl < cpl || dpl < rpl)
2176                 raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2177             switch_tss(new_cs, e1, e2, SWITCH_TSS_CALL, next_eip);
2178             CC_OP = CC_OP_EFLAGS;
2179             return;
2180         case 4: /* 286 call gate */
2181         case 12: /* 386 call gate */
2182             break;
2183         default:
2184             raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2185             break;
2186         }
2187         shift = type >> 3;
2188
2189         if (dpl < cpl || dpl < rpl)
2190             raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2191         /* check valid bit */
2192         if (!(e2 & DESC_P_MASK))
2193             raise_exception_err(EXCP0B_NOSEG,  new_cs & 0xfffc);
2194         selector = e1 >> 16;
2195         offset = (e2 & 0xffff0000) | (e1 & 0x0000ffff);
2196         param_count = e2 & 0x1f;
2197         if ((selector & 0xfffc) == 0)
2198             raise_exception_err(EXCP0D_GPF, 0);
2199
2200         if (load_segment(&e1, &e2, selector) != 0)
2201             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
2202         if (!(e2 & DESC_S_MASK) || !(e2 & (DESC_CS_MASK)))
2203             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
2204         dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2205         if (dpl > cpl)
2206             raise_exception_err(EXCP0D_GPF, selector & 0xfffc);
2207         if (!(e2 & DESC_P_MASK))
2208             raise_exception_err(EXCP0B_NOSEG, selector & 0xfffc);
2209
2210         if (!(e2 & DESC_C_MASK) && dpl < cpl) {
2211             /* to inner priviledge */
2212             get_ss_esp_from_tss(&ss, &sp, dpl);
2213 #ifdef DEBUG_PCALL
2214             if (loglevel & CPU_LOG_PCALL)
2215                 fprintf(logfile, "new ss:esp=%04x:%08x param_count=%d ESP=" TARGET_FMT_lx "\n",
2216                         ss, sp, param_count, ESP);
2217 #endif
2218             if ((ss & 0xfffc) == 0)
2219                 raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
2220             if ((ss & 3) != dpl)
2221                 raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
2222             if (load_segment(&ss_e1, &ss_e2, ss) != 0)
2223                 raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
2224             ss_dpl = (ss_e2 >> DESC_DPL_SHIFT) & 3;
2225             if (ss_dpl != dpl)
2226                 raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
2227             if (!(ss_e2 & DESC_S_MASK) ||
2228                 (ss_e2 & DESC_CS_MASK) ||
2229                 !(ss_e2 & DESC_W_MASK))
2230                 raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
2231             if (!(ss_e2 & DESC_P_MASK))
2232                 raise_exception_err(EXCP0A_TSS, ss & 0xfffc);
2233
2234             //            push_size = ((param_count * 2) + 8) << shift;
2235
2236             old_sp_mask = get_sp_mask(env->segs[R_SS].flags);
2237             old_ssp = env->segs[R_SS].base;
2238
2239             sp_mask = get_sp_mask(ss_e2);
2240             ssp = get_seg_base(ss_e1, ss_e2);
2241             if (shift) {
2242                 PUSHL(ssp, sp, sp_mask, env->segs[R_SS].selector);
2243                 PUSHL(ssp, sp, sp_mask, ESP);
2244                 for(i = param_count - 1; i >= 0; i--) {
2245                     val = ldl_kernel(old_ssp + ((ESP + i * 4) & old_sp_mask));
2246                     PUSHL(ssp, sp, sp_mask, val);
2247                 }
2248             } else {
2249                 PUSHW(ssp, sp, sp_mask, env->segs[R_SS].selector);
2250                 PUSHW(ssp, sp, sp_mask, ESP);
2251                 for(i = param_count - 1; i >= 0; i--) {
2252                     val = lduw_kernel(old_ssp + ((ESP + i * 2) & old_sp_mask));
2253                     PUSHW(ssp, sp, sp_mask, val);
2254                 }
2255             }
2256             new_stack = 1;
2257         } else {
2258             /* to same priviledge */
2259             sp = ESP;
2260             sp_mask = get_sp_mask(env->segs[R_SS].flags);
2261             ssp = env->segs[R_SS].base;
2262             //            push_size = (4 << shift);
2263             new_stack = 0;
2264         }
2265
2266         if (shift) {
2267             PUSHL(ssp, sp, sp_mask, env->segs[R_CS].selector);
2268             PUSHL(ssp, sp, sp_mask, next_eip);
2269         } else {
2270             PUSHW(ssp, sp, sp_mask, env->segs[R_CS].selector);
2271             PUSHW(ssp, sp, sp_mask, next_eip);
2272         }
2273
2274         /* from this point, not restartable */
2275
2276         if (new_stack) {
2277             ss = (ss & ~3) | dpl;
2278             cpu_x86_load_seg_cache(env, R_SS, ss,
2279                                    ssp,
2280                                    get_seg_limit(ss_e1, ss_e2),
2281                                    ss_e2);
2282         }
2283
2284         selector = (selector & ~3) | dpl;
2285         cpu_x86_load_seg_cache(env, R_CS, selector,
2286                        get_seg_base(e1, e2),
2287                        get_seg_limit(e1, e2),
2288                        e2);
2289         cpu_x86_set_cpl(env, dpl);
2290         SET_ESP(sp, sp_mask);
2291         EIP = offset;
2292     }
2293 #ifdef USE_KQEMU
2294     if (kqemu_is_ok(env)) {
2295         env->exception_index = -1;
2296         cpu_loop_exit();
2297     }
2298 #endif
2299 }
2300
2301 /* real and vm86 mode iret */
2302 void helper_iret_real(int shift)
2303 {
2304     uint32_t sp, new_cs, new_eip, new_eflags, sp_mask;
2305     target_ulong ssp;
2306     int eflags_mask;
2307
2308     sp_mask = 0xffff; /* XXXX: use SS segment size ? */
2309     sp = ESP;
2310     ssp = env->segs[R_SS].base;
2311     if (shift == 1) {
2312         /* 32 bits */
2313         POPL(ssp, sp, sp_mask, new_eip);
2314         POPL(ssp, sp, sp_mask, new_cs);
2315         new_cs &= 0xffff;
2316         POPL(ssp, sp, sp_mask, new_eflags);
2317     } else {
2318         /* 16 bits */
2319         POPW(ssp, sp, sp_mask, new_eip);
2320         POPW(ssp, sp, sp_mask, new_cs);
2321         POPW(ssp, sp, sp_mask, new_eflags);
2322     }
2323     ESP = (ESP & ~sp_mask) | (sp & sp_mask);
2324     load_seg_vm(R_CS, new_cs);
2325     env->eip = new_eip;
2326     if (env->eflags & VM_MASK)
2327         eflags_mask = TF_MASK | AC_MASK | ID_MASK | IF_MASK | RF_MASK | NT_MASK;
2328     else
2329         eflags_mask = TF_MASK | AC_MASK | ID_MASK | IF_MASK | IOPL_MASK | RF_MASK | NT_MASK;
2330     if (shift == 0)
2331         eflags_mask &= 0xffff;
2332     load_eflags(new_eflags, eflags_mask);
2333 }
2334
2335 static inline void validate_seg(int seg_reg, int cpl)
2336 {
2337     int dpl;
2338     uint32_t e2;
2339
2340     /* XXX: on x86_64, we do not want to nullify FS and GS because
2341        they may still contain a valid base. I would be interested to
2342        know how a real x86_64 CPU behaves */
2343     if ((seg_reg == R_FS || seg_reg == R_GS) &&
2344         (env->segs[seg_reg].selector & 0xfffc) == 0)
2345         return;
2346
2347     e2 = env->segs[seg_reg].flags;
2348     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2349     if (!(e2 & DESC_CS_MASK) || !(e2 & DESC_C_MASK)) {
2350         /* data or non conforming code segment */
2351         if (dpl < cpl) {
2352             cpu_x86_load_seg_cache(env, seg_reg, 0, 0, 0, 0);
2353         }
2354     }
2355 }
2356
2357 /* protected mode iret */
2358 static inline void helper_ret_protected(int shift, int is_iret, int addend)
2359 {
2360     uint32_t new_cs, new_eflags, new_ss;
2361     uint32_t new_es, new_ds, new_fs, new_gs;
2362     uint32_t e1, e2, ss_e1, ss_e2;
2363     int cpl, dpl, rpl, eflags_mask, iopl;
2364     target_ulong ssp, sp, new_eip, new_esp, sp_mask;
2365
2366 #ifdef TARGET_X86_64
2367     if (shift == 2)
2368         sp_mask = -1;
2369     else
2370 #endif
2371         sp_mask = get_sp_mask(env->segs[R_SS].flags);
2372     sp = ESP;
2373     ssp = env->segs[R_SS].base;
2374     new_eflags = 0; /* avoid warning */
2375 #ifdef TARGET_X86_64
2376     if (shift == 2) {
2377         POPQ(sp, new_eip);
2378         POPQ(sp, new_cs);
2379         new_cs &= 0xffff;
2380         if (is_iret) {
2381             POPQ(sp, new_eflags);
2382         }
2383     } else
2384 #endif
2385     if (shift == 1) {
2386         /* 32 bits */
2387         POPL(ssp, sp, sp_mask, new_eip);
2388         POPL(ssp, sp, sp_mask, new_cs);
2389         new_cs &= 0xffff;
2390         if (is_iret) {
2391             POPL(ssp, sp, sp_mask, new_eflags);
2392             if (new_eflags & VM_MASK)
2393                 goto return_to_vm86;
2394         }
2395     } else {
2396         /* 16 bits */
2397         POPW(ssp, sp, sp_mask, new_eip);
2398         POPW(ssp, sp, sp_mask, new_cs);
2399         if (is_iret)
2400             POPW(ssp, sp, sp_mask, new_eflags);
2401     }
2402 #ifdef DEBUG_PCALL
2403     if (loglevel & CPU_LOG_PCALL) {
2404         fprintf(logfile, "lret new %04x:" TARGET_FMT_lx " s=%d addend=0x%x\n",
2405                 new_cs, new_eip, shift, addend);
2406         cpu_dump_state(env, logfile, fprintf, X86_DUMP_CCOP);
2407     }
2408 #endif
2409     if ((new_cs & 0xfffc) == 0)
2410         raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2411     if (load_segment(&e1, &e2, new_cs) != 0)
2412         raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2413     if (!(e2 & DESC_S_MASK) ||
2414         !(e2 & DESC_CS_MASK))
2415         raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2416     cpl = env->hflags & HF_CPL_MASK;
2417     rpl = new_cs & 3;
2418     if (rpl < cpl)
2419         raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2420     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2421     if (e2 & DESC_C_MASK) {
2422         if (dpl > rpl)
2423             raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2424     } else {
2425         if (dpl != rpl)
2426             raise_exception_err(EXCP0D_GPF, new_cs & 0xfffc);
2427     }
2428     if (!(e2 & DESC_P_MASK))
2429         raise_exception_err(EXCP0B_NOSEG, new_cs & 0xfffc);
2430
2431     sp += addend;
2432     if (rpl == cpl && (!(env->hflags & HF_CS64_MASK) ||
2433                        ((env->hflags & HF_CS64_MASK) && !is_iret))) {
2434         /* return to same priledge level */
2435         cpu_x86_load_seg_cache(env, R_CS, new_cs,
2436                        get_seg_base(e1, e2),
2437                        get_seg_limit(e1, e2),
2438                        e2);
2439     } else {
2440         /* return to different priviledge level */
2441 #ifdef TARGET_X86_64
2442         if (shift == 2) {
2443             POPQ(sp, new_esp);
2444             POPQ(sp, new_ss);
2445             new_ss &= 0xffff;
2446         } else
2447 #endif
2448         if (shift == 1) {
2449             /* 32 bits */
2450             POPL(ssp, sp, sp_mask, new_esp);
2451             POPL(ssp, sp, sp_mask, new_ss);
2452             new_ss &= 0xffff;
2453         } else {
2454             /* 16 bits */
2455             POPW(ssp, sp, sp_mask, new_esp);
2456             POPW(ssp, sp, sp_mask, new_ss);
2457         }
2458 #ifdef DEBUG_PCALL
2459         if (loglevel & CPU_LOG_PCALL) {
2460             fprintf(logfile, "new ss:esp=%04x:" TARGET_FMT_lx "\n",
2461                     new_ss, new_esp);
2462         }
2463 #endif
2464         if ((new_ss & 0xfffc) == 0) {
2465 #ifdef TARGET_X86_64
2466             /* NULL ss is allowed in long mode if cpl != 3*/
2467             /* XXX: test CS64 ? */
2468             if ((env->hflags & HF_LMA_MASK) && rpl != 3) {
2469                 cpu_x86_load_seg_cache(env, R_SS, new_ss,
2470                                        0, 0xffffffff,
2471                                        DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
2472                                        DESC_S_MASK | (rpl << DESC_DPL_SHIFT) |
2473                                        DESC_W_MASK | DESC_A_MASK);
2474                 ss_e2 = DESC_B_MASK; /* XXX: should not be needed ? */
2475             } else
2476 #endif
2477             {
2478                 raise_exception_err(EXCP0D_GPF, 0);
2479             }
2480         } else {
2481             if ((new_ss & 3) != rpl)
2482                 raise_exception_err(EXCP0D_GPF, new_ss & 0xfffc);
2483             if (load_segment(&ss_e1, &ss_e2, new_ss) != 0)
2484                 raise_exception_err(EXCP0D_GPF, new_ss & 0xfffc);
2485             if (!(ss_e2 & DESC_S_MASK) ||
2486                 (ss_e2 & DESC_CS_MASK) ||
2487                 !(ss_e2 & DESC_W_MASK))
2488                 raise_exception_err(EXCP0D_GPF, new_ss & 0xfffc);
2489             dpl = (ss_e2 >> DESC_DPL_SHIFT) & 3;
2490             if (dpl != rpl)
2491                 raise_exception_err(EXCP0D_GPF, new_ss & 0xfffc);
2492             if (!(ss_e2 & DESC_P_MASK))
2493                 raise_exception_err(EXCP0B_NOSEG, new_ss & 0xfffc);
2494             cpu_x86_load_seg_cache(env, R_SS, new_ss,
2495                                    get_seg_base(ss_e1, ss_e2),
2496                                    get_seg_limit(ss_e1, ss_e2),
2497                                    ss_e2);
2498         }
2499
2500         cpu_x86_load_seg_cache(env, R_CS, new_cs,
2501                        get_seg_base(e1, e2),
2502                        get_seg_limit(e1, e2),
2503                        e2);
2504         cpu_x86_set_cpl(env, rpl);
2505         sp = new_esp;
2506 #ifdef TARGET_X86_64
2507         if (env->hflags & HF_CS64_MASK)
2508             sp_mask = -1;
2509         else
2510 #endif
2511             sp_mask = get_sp_mask(ss_e2);
2512
2513         /* validate data segments */
2514         validate_seg(R_ES, rpl);
2515         validate_seg(R_DS, rpl);
2516         validate_seg(R_FS, rpl);
2517         validate_seg(R_GS, rpl);
2518
2519         sp += addend;
2520     }
2521     SET_ESP(sp, sp_mask);
2522     env->eip = new_eip;
2523     if (is_iret) {
2524         /* NOTE: 'cpl' is the _old_ CPL */
2525         eflags_mask = TF_MASK | AC_MASK | ID_MASK | RF_MASK | NT_MASK;
2526         if (cpl == 0)
2527             eflags_mask |= IOPL_MASK;
2528         iopl = (env->eflags >> IOPL_SHIFT) & 3;
2529         if (cpl <= iopl)
2530             eflags_mask |= IF_MASK;
2531         if (shift == 0)
2532             eflags_mask &= 0xffff;
2533         load_eflags(new_eflags, eflags_mask);
2534     }
2535     return;
2536
2537  return_to_vm86:
2538     POPL(ssp, sp, sp_mask, new_esp);
2539     POPL(ssp, sp, sp_mask, new_ss);
2540     POPL(ssp, sp, sp_mask, new_es);
2541     POPL(ssp, sp, sp_mask, new_ds);
2542     POPL(ssp, sp, sp_mask, new_fs);
2543     POPL(ssp, sp, sp_mask, new_gs);
2544
2545     /* modify processor state */
2546     load_eflags(new_eflags, TF_MASK | AC_MASK | ID_MASK |
2547                 IF_MASK | IOPL_MASK | VM_MASK | NT_MASK | VIF_MASK | VIP_MASK);
2548     load_seg_vm(R_CS, new_cs & 0xffff);
2549     cpu_x86_set_cpl(env, 3);
2550     load_seg_vm(R_SS, new_ss & 0xffff);
2551     load_seg_vm(R_ES, new_es & 0xffff);
2552     load_seg_vm(R_DS, new_ds & 0xffff);
2553     load_seg_vm(R_FS, new_fs & 0xffff);
2554     load_seg_vm(R_GS, new_gs & 0xffff);
2555
2556     env->eip = new_eip & 0xffff;
2557     ESP = new_esp;
2558 }
2559
2560 void helper_iret_protected(int shift, int next_eip)
2561 {
2562     int tss_selector, type;
2563     uint32_t e1, e2;
2564
2565     /* specific case for TSS */
2566     if (env->eflags & NT_MASK) {
2567 #ifdef TARGET_X86_64
2568         if (env->hflags & HF_LMA_MASK)
2569             raise_exception_err(EXCP0D_GPF, 0);
2570 #endif
2571         tss_selector = lduw_kernel(env->tr.base + 0);
2572         if (tss_selector & 4)
2573             raise_exception_err(EXCP0A_TSS, tss_selector & 0xfffc);
2574         if (load_segment(&e1, &e2, tss_selector) != 0)
2575             raise_exception_err(EXCP0A_TSS, tss_selector & 0xfffc);
2576         type = (e2 >> DESC_TYPE_SHIFT) & 0x17;
2577         /* NOTE: we check both segment and busy TSS */
2578         if (type != 3)
2579             raise_exception_err(EXCP0A_TSS, tss_selector & 0xfffc);
2580         switch_tss(tss_selector, e1, e2, SWITCH_TSS_IRET, next_eip);
2581     } else {
2582         helper_ret_protected(shift, 1, 0);
2583     }
2584 #ifdef USE_KQEMU
2585     if (kqemu_is_ok(env)) {
2586         CC_OP = CC_OP_EFLAGS;
2587         env->exception_index = -1;
2588         cpu_loop_exit();
2589     }
2590 #endif
2591 }
2592
2593 void helper_lret_protected(int shift, int addend)
2594 {
2595     helper_ret_protected(shift, 0, addend);
2596 #ifdef USE_KQEMU
2597     if (kqemu_is_ok(env)) {
2598         env->exception_index = -1;
2599         cpu_loop_exit();
2600     }
2601 #endif
2602 }
2603
2604 void helper_sysenter(void)
2605 {
2606     if (env->sysenter_cs == 0) {
2607         raise_exception_err(EXCP0D_GPF, 0);
2608     }
2609     env->eflags &= ~(VM_MASK | IF_MASK | RF_MASK);
2610     cpu_x86_set_cpl(env, 0);
2611     cpu_x86_load_seg_cache(env, R_CS, env->sysenter_cs & 0xfffc,
2612                            0, 0xffffffff,
2613                            DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
2614                            DESC_S_MASK |
2615                            DESC_CS_MASK | DESC_R_MASK | DESC_A_MASK);
2616     cpu_x86_load_seg_cache(env, R_SS, (env->sysenter_cs + 8) & 0xfffc,
2617                            0, 0xffffffff,
2618                            DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
2619                            DESC_S_MASK |
2620                            DESC_W_MASK | DESC_A_MASK);
2621     ESP = env->sysenter_esp;
2622     EIP = env->sysenter_eip;
2623 }
2624
2625 void helper_sysexit(void)
2626 {
2627     int cpl;
2628
2629     cpl = env->hflags & HF_CPL_MASK;
2630     if (env->sysenter_cs == 0 || cpl != 0) {
2631         raise_exception_err(EXCP0D_GPF, 0);
2632     }
2633     cpu_x86_set_cpl(env, 3);
2634     cpu_x86_load_seg_cache(env, R_CS, ((env->sysenter_cs + 16) & 0xfffc) | 3,
2635                            0, 0xffffffff,
2636                            DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
2637                            DESC_S_MASK | (3 << DESC_DPL_SHIFT) |
2638                            DESC_CS_MASK | DESC_R_MASK | DESC_A_MASK);
2639     cpu_x86_load_seg_cache(env, R_SS, ((env->sysenter_cs + 24) & 0xfffc) | 3,
2640                            0, 0xffffffff,
2641                            DESC_G_MASK | DESC_B_MASK | DESC_P_MASK |
2642                            DESC_S_MASK | (3 << DESC_DPL_SHIFT) |
2643                            DESC_W_MASK | DESC_A_MASK);
2644     ESP = ECX;
2645     EIP = EDX;
2646 #ifdef USE_KQEMU
2647     if (kqemu_is_ok(env)) {
2648         env->exception_index = -1;
2649         cpu_loop_exit();
2650     }
2651 #endif
2652 }
2653
2654 void helper_movl_crN_T0(int reg)
2655 {
2656 #if !defined(CONFIG_USER_ONLY)
2657     switch(reg) {
2658     case 0:
2659         cpu_x86_update_cr0(env, T0);
2660         break;
2661     case 3:
2662         cpu_x86_update_cr3(env, T0);
2663         break;
2664     case 4:
2665         cpu_x86_update_cr4(env, T0);
2666         break;
2667     case 8:
2668         cpu_set_apic_tpr(env, T0);
2669         break;
2670     default:
2671         env->cr[reg] = T0;
2672         break;
2673     }
2674 #endif
2675 }
2676
2677 /* XXX: do more */
2678 void helper_movl_drN_T0(int reg)
2679 {
2680     env->dr[reg] = T0;
2681 }
2682
2683 void helper_invlpg(target_ulong addr)
2684 {
2685     cpu_x86_flush_tlb(env, addr);
2686 }
2687
2688 void helper_rdtsc(void)
2689 {
2690     uint64_t val;
2691
2692     if ((env->cr[4] & CR4_TSD_MASK) && ((env->hflags & HF_CPL_MASK) != 0)) {
2693         raise_exception(EXCP0D_GPF);
2694     }
2695     val = cpu_get_tsc(env);
2696     EAX = (uint32_t)(val);
2697     EDX = (uint32_t)(val >> 32);
2698 }
2699
2700 #if defined(CONFIG_USER_ONLY)
2701 void helper_wrmsr(void)
2702 {
2703 }
2704
2705 void helper_rdmsr(void)
2706 {
2707 }
2708 #else
2709 void helper_wrmsr(void)
2710 {
2711     uint64_t val;
2712
2713     val = ((uint32_t)EAX) | ((uint64_t)((uint32_t)EDX) << 32);
2714
2715     switch((uint32_t)ECX) {
2716     case MSR_IA32_SYSENTER_CS:
2717         env->sysenter_cs = val & 0xffff;
2718         break;
2719     case MSR_IA32_SYSENTER_ESP:
2720         env->sysenter_esp = val;
2721         break;
2722     case MSR_IA32_SYSENTER_EIP:
2723         env->sysenter_eip = val;
2724         break;
2725     case MSR_IA32_APICBASE:
2726         cpu_set_apic_base(env, val);
2727         break;
2728     case MSR_EFER:
2729         {
2730             uint64_t update_mask;
2731             update_mask = 0;
2732             if (env->cpuid_ext2_features & CPUID_EXT2_SYSCALL)
2733                 update_mask |= MSR_EFER_SCE;
2734             if (env->cpuid_ext2_features & CPUID_EXT2_LM)
2735                 update_mask |= MSR_EFER_LME;
2736             if (env->cpuid_ext2_features & CPUID_EXT2_FFXSR)
2737                 update_mask |= MSR_EFER_FFXSR;
2738             if (env->cpuid_ext2_features & CPUID_EXT2_NX)
2739                 update_mask |= MSR_EFER_NXE;
2740             env->efer = (env->efer & ~update_mask) |
2741             (val & update_mask);
2742         }
2743         break;
2744     case MSR_STAR:
2745         env->star = val;
2746         break;
2747     case MSR_PAT:
2748         env->pat = val;
2749         break;
2750 #ifdef TARGET_X86_64
2751     case MSR_LSTAR:
2752         env->lstar = val;
2753         break;
2754     case MSR_CSTAR:
2755         env->cstar = val;
2756         break;
2757     case MSR_FMASK:
2758         env->fmask = val;
2759         break;
2760     case MSR_FSBASE:
2761         env->segs[R_FS].base = val;
2762         break;
2763     case MSR_GSBASE:
2764         env->segs[R_GS].base = val;
2765         break;
2766     case MSR_KERNELGSBASE:
2767         env->kernelgsbase = val;
2768         break;
2769 #endif
2770     default:
2771         /* XXX: exception ? */
2772         break;
2773     }
2774 }
2775
2776 void helper_rdmsr(void)
2777 {
2778     uint64_t val;
2779     switch((uint32_t)ECX) {
2780     case MSR_IA32_SYSENTER_CS:
2781         val = env->sysenter_cs;
2782         break;
2783     case MSR_IA32_SYSENTER_ESP:
2784         val = env->sysenter_esp;
2785         break;
2786     case MSR_IA32_SYSENTER_EIP:
2787         val = env->sysenter_eip;
2788         break;
2789     case MSR_IA32_APICBASE:
2790         val = cpu_get_apic_base(env);
2791         break;
2792     case MSR_EFER:
2793         val = env->efer;
2794         break;
2795     case MSR_STAR:
2796         val = env->star;
2797         break;
2798     case MSR_PAT:
2799         val = env->pat;
2800         break;
2801 #ifdef TARGET_X86_64
2802     case MSR_LSTAR:
2803         val = env->lstar;
2804         break;
2805     case MSR_CSTAR:
2806         val = env->cstar;
2807         break;
2808     case MSR_FMASK:
2809         val = env->fmask;
2810         break;
2811     case MSR_FSBASE:
2812         val = env->segs[R_FS].base;
2813         break;
2814     case MSR_GSBASE:
2815         val = env->segs[R_GS].base;
2816         break;
2817     case MSR_KERNELGSBASE:
2818         val = env->kernelgsbase;
2819         break;
2820 #endif
2821     default:
2822         /* XXX: exception ? */
2823         val = 0;
2824         break;
2825     }
2826     EAX = (uint32_t)(val);
2827     EDX = (uint32_t)(val >> 32);
2828 }
2829 #endif
2830
2831 void helper_lsl(void)
2832 {
2833     unsigned int selector, limit;
2834     uint32_t e1, e2, eflags;
2835     int rpl, dpl, cpl, type;
2836
2837     eflags = cc_table[CC_OP].compute_all();
2838     selector = T0 & 0xffff;
2839     if (load_segment(&e1, &e2, selector) != 0)
2840         goto fail;
2841     rpl = selector & 3;
2842     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2843     cpl = env->hflags & HF_CPL_MASK;
2844     if (e2 & DESC_S_MASK) {
2845         if ((e2 & DESC_CS_MASK) && (e2 & DESC_C_MASK)) {
2846             /* conforming */
2847         } else {
2848             if (dpl < cpl || dpl < rpl)
2849                 goto fail;
2850         }
2851     } else {
2852         type = (e2 >> DESC_TYPE_SHIFT) & 0xf;
2853         switch(type) {
2854         case 1:
2855         case 2:
2856         case 3:
2857         case 9:
2858         case 11:
2859             break;
2860         default:
2861             goto fail;
2862         }
2863         if (dpl < cpl || dpl < rpl) {
2864         fail:
2865             CC_SRC = eflags & ~CC_Z;
2866             return;
2867         }
2868     }
2869     limit = get_seg_limit(e1, e2);
2870     T1 = limit;
2871     CC_SRC = eflags | CC_Z;
2872 }
2873
2874 void helper_lar(void)
2875 {
2876     unsigned int selector;
2877     uint32_t e1, e2, eflags;
2878     int rpl, dpl, cpl, type;
2879
2880     eflags = cc_table[CC_OP].compute_all();
2881     selector = T0 & 0xffff;
2882     if ((selector & 0xfffc) == 0)
2883         goto fail;
2884     if (load_segment(&e1, &e2, selector) != 0)
2885         goto fail;
2886     rpl = selector & 3;
2887     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2888     cpl = env->hflags & HF_CPL_MASK;
2889     if (e2 & DESC_S_MASK) {
2890         if ((e2 & DESC_CS_MASK) && (e2 & DESC_C_MASK)) {
2891             /* conforming */
2892         } else {
2893             if (dpl < cpl || dpl < rpl)
2894                 goto fail;
2895         }
2896     } else {
2897         type = (e2 >> DESC_TYPE_SHIFT) & 0xf;
2898         switch(type) {
2899         case 1:
2900         case 2:
2901         case 3:
2902         case 4:
2903         case 5:
2904         case 9:
2905         case 11:
2906         case 12:
2907             break;
2908         default:
2909             goto fail;
2910         }
2911         if (dpl < cpl || dpl < rpl) {
2912         fail:
2913             CC_SRC = eflags & ~CC_Z;
2914             return;
2915         }
2916     }
2917     T1 = e2 & 0x00f0ff00;
2918     CC_SRC = eflags | CC_Z;
2919 }
2920
2921 void helper_verr(void)
2922 {
2923     unsigned int selector;
2924     uint32_t e1, e2, eflags;
2925     int rpl, dpl, cpl;
2926
2927     eflags = cc_table[CC_OP].compute_all();
2928     selector = T0 & 0xffff;
2929     if ((selector & 0xfffc) == 0)
2930         goto fail;
2931     if (load_segment(&e1, &e2, selector) != 0)
2932         goto fail;
2933     if (!(e2 & DESC_S_MASK))
2934         goto fail;
2935     rpl = selector & 3;
2936     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2937     cpl = env->hflags & HF_CPL_MASK;
2938     if (e2 & DESC_CS_MASK) {
2939         if (!(e2 & DESC_R_MASK))
2940             goto fail;
2941         if (!(e2 & DESC_C_MASK)) {
2942             if (dpl < cpl || dpl < rpl)
2943                 goto fail;
2944         }
2945     } else {
2946         if (dpl < cpl || dpl < rpl) {
2947         fail:
2948             CC_SRC = eflags & ~CC_Z;
2949             return;
2950         }
2951     }
2952     CC_SRC = eflags | CC_Z;
2953 }
2954
2955 void helper_verw(void)
2956 {
2957     unsigned int selector;
2958     uint32_t e1, e2, eflags;
2959     int rpl, dpl, cpl;
2960
2961     eflags = cc_table[CC_OP].compute_all();
2962     selector = T0 & 0xffff;
2963     if ((selector & 0xfffc) == 0)
2964         goto fail;
2965     if (load_segment(&e1, &e2, selector) != 0)
2966         goto fail;
2967     if (!(e2 & DESC_S_MASK))
2968         goto fail;
2969     rpl = selector & 3;
2970     dpl = (e2 >> DESC_DPL_SHIFT) & 3;
2971     cpl = env->hflags & HF_CPL_MASK;
2972     if (e2 & DESC_CS_MASK) {
2973         goto fail;
2974     } else {
2975         if (dpl < cpl || dpl < rpl)
2976             goto fail;
2977         if (!(e2 & DESC_W_MASK)) {
2978         fail:
2979             CC_SRC = eflags & ~CC_Z;
2980             return;
2981         }
2982     }
2983     CC_SRC = eflags | CC_Z;
2984 }
2985
2986 /* FPU helpers */
2987
2988 void helper_fldt_ST0_A0(void)
2989 {
2990     int new_fpstt;
2991     new_fpstt = (env->fpstt - 1) & 7;
2992     env->fpregs[new_fpstt].d = helper_fldt(A0);
2993     env->fpstt = new_fpstt;
2994     env->fptags[new_fpstt] = 0; /* validate stack entry */
2995 }
2996
2997 void helper_fstt_ST0_A0(void)
2998 {
2999     helper_fstt(ST0, A0);
3000 }
3001
3002 void fpu_set_exception(int mask)
3003 {
3004     env->fpus |= mask;
3005     if (env->fpus & (~env->fpuc & FPUC_EM))
3006         env->fpus |= FPUS_SE | FPUS_B;
3007 }
3008
3009 CPU86_LDouble helper_fdiv(CPU86_LDouble a, CPU86_LDouble b)
3010 {
3011     if (b == 0.0)
3012         fpu_set_exception(FPUS_ZE);
3013     return a / b;
3014 }
3015
3016 void fpu_raise_exception(void)
3017 {
3018     if (env->cr[0] & CR0_NE_MASK) {
3019         raise_exception(EXCP10_COPR);
3020     }
3021 #if !defined(CONFIG_USER_ONLY)
3022     else {
3023         cpu_set_ferr(env);
3024     }
3025 #endif
3026 }
3027
3028 /* BCD ops */
3029
3030 void helper_fbld_ST0_A0(void)
3031 {
3032     CPU86_LDouble tmp;
3033     uint64_t val;
3034     unsigned int v;
3035     int i;
3036
3037     val = 0;
3038     for(i = 8; i >= 0; i--) {
3039         v = ldub(A0 + i);
3040         val = (val * 100) + ((v >> 4) * 10) + (v & 0xf);
3041     }
3042     tmp = val;
3043     if (ldub(A0 + 9) & 0x80)
3044         tmp = -tmp;
3045     fpush();
3046     ST0 = tmp;
3047 }
3048
3049 void helper_fbst_ST0_A0(void)
3050 {
3051     int v;
3052     target_ulong mem_ref, mem_end;
3053     int64_t val;
3054
3055     val = floatx_to_int64(ST0, &env->fp_status);
3056     mem_ref = A0;
3057     mem_end = mem_ref + 9;
3058     if (val < 0) {
3059         stb(mem_end, 0x80);
3060         val = -val;
3061     } else {
3062         stb(mem_end, 0x00);
3063     }
3064     while (mem_ref < mem_end) {
3065         if (val == 0)
3066             break;
3067         v = val % 100;
3068         val = val / 100;
3069         v = ((v / 10) << 4) | (v % 10);
3070         stb(mem_ref++, v);
3071     }
3072     while (mem_ref < mem_end) {
3073         stb(mem_ref++, 0);
3074     }
3075 }
3076
3077 void helper_f2xm1(void)
3078 {
3079     ST0 = pow(2.0,ST0) - 1.0;
3080 }
3081
3082 void helper_fyl2x(void)
3083 {
3084     CPU86_LDouble fptemp;
3085
3086     fptemp = ST0;
3087     if (fptemp>0.0){
3088         fptemp = log(fptemp)/log(2.0);   /* log2(ST) */
3089         ST1 *= fptemp;
3090         fpop();
3091     } else {
3092         env->fpus &= (~0x4700);
3093         env->fpus |= 0x400;
3094     }
3095 }
3096
3097 void helper_fptan(void)
3098 {
3099     CPU86_LDouble fptemp;
3100
3101     fptemp = ST0;
3102     if((fptemp > MAXTAN)||(fptemp < -MAXTAN)) {
3103         env->fpus |= 0x400;
3104     } else {
3105         ST0 = tan(fptemp);
3106         fpush();
3107         ST0 = 1.0;
3108         env->fpus &= (~0x400);  /* C2 <-- 0 */
3109         /* the above code is for  |arg| < 2**52 only */
3110     }
3111 }
3112
3113 void helper_fpatan(void)
3114 {
3115     CPU86_LDouble fptemp, fpsrcop;
3116
3117     fpsrcop = ST1;
3118     fptemp = ST0;
3119     ST1 = atan2(fpsrcop,fptemp);
3120     fpop();
3121 }
3122
3123 void helper_fxtract(void)
3124 {
3125     CPU86_LDoubleU temp;
3126     unsigned int expdif;
3127
3128     temp.d = ST0;
3129     expdif = EXPD(temp) - EXPBIAS;
3130     /*DP exponent bias*/
3131     ST0 = expdif;
3132     fpush();
3133     BIASEXPONENT(temp);
3134     ST0 = temp.d;
3135 }
3136
3137 void helper_fprem1(void)
3138 {
3139     CPU86_LDouble dblq, fpsrcop, fptemp;
3140     CPU86_LDoubleU fpsrcop1, fptemp1;
3141     int expdif;
3142     signed long long int q;
3143
3144     if (isinf(ST0) || isnan(ST0) || isnan(ST1) || (ST1 == 0.0)) {
3145         ST0 = 0.0 / 0.0; /* NaN */
3146         env->fpus &= (~0x4700); /* (C3,C2,C1,C0) <-- 0000 */
3147         return;
3148     }
3149
3150     fpsrcop = ST0;
3151     fptemp = ST1;
3152     fpsrcop1.d = fpsrcop;
3153     fptemp1.d = fptemp;
3154     expdif = EXPD(fpsrcop1) - EXPD(fptemp1);
3155
3156     if (expdif < 0) {
3157         /* optimisation? taken from the AMD docs */
3158         env->fpus &= (~0x4700); /* (C3,C2,C1,C0) <-- 0000 */
3159         /* ST0 is unchanged */
3160         return;
3161     }
3162
3163     if (expdif < 53) {
3164         dblq = fpsrcop / fptemp;
3165         /* round dblq towards nearest integer */
3166         dblq = rint(dblq);
3167         ST0 = fpsrcop - fptemp * dblq;
3168
3169         /* convert dblq to q by truncating towards zero */
3170         if (dblq < 0.0)
3171            q = (signed long long int)(-dblq);
3172         else
3173            q = (signed long long int)dblq;
3174
3175         env->fpus &= (~0x4700); /* (C3,C2,C1,C0) <-- 0000 */
3176                                 /* (C0,C3,C1) <-- (q2,q1,q0) */
3177         env->fpus |= (q & 0x4) << (8 - 2);  /* (C0) <-- q2 */
3178         env->fpus |= (q & 0x2) << (14 - 1); /* (C3) <-- q1 */
3179         env->fpus |= (q & 0x1) << (9 - 0);  /* (C1) <-- q0 */
3180     } else {
3181         env->fpus |= 0x400;  /* C2 <-- 1 */
3182         fptemp = pow(2.0, expdif - 50);
3183         fpsrcop = (ST0 / ST1) / fptemp;
3184         /* fpsrcop = integer obtained by chopping */
3185         fpsrcop = (fpsrcop < 0.0) ?
3186                   -(floor(fabs(fpsrcop))) : floor(fpsrcop);
3187         ST0 -= (ST1 * fpsrcop * fptemp);
3188     }
3189 }
3190
3191 void helper_fprem(void)
3192 {
3193     CPU86_LDouble dblq, fpsrcop, fptemp;
3194     CPU86_LDoubleU fpsrcop1, fptemp1;
3195     int expdif;
3196     signed long long int q;
3197
3198     if (isinf(ST0) || isnan(ST0) || isnan(ST1) || (ST1 == 0.0)) {
3199        ST0 = 0.0 / 0.0; /* NaN */
3200        env->fpus &= (~0x4700); /* (C3,C2,C1,C0) <-- 0000 */
3201        return;
3202     }
3203
3204     fpsrcop = (CPU86_LDouble)ST0;
3205     fptemp = (CPU86_LDouble)ST1;
3206     fpsrcop1.d = fpsrcop;
3207     fptemp1.d = fptemp;
3208     expdif = EXPD(fpsrcop1) - EXPD(fptemp1);
3209
3210     if (expdif < 0) {
3211         /* optimisation? taken from the AMD docs */
3212         env->fpus &= (~0x4700); /* (C3,C2,C1,C0) <-- 0000 */
3213         /* ST0 is unchanged */
3214         return;
3215     }
3216
3217     if ( expdif < 53 ) {
3218         dblq = fpsrcop/*ST0*/ / fptemp/*ST1*/;
3219         /* round dblq towards zero */
3220         dblq = (dblq < 0.0) ? ceil(dblq) : floor(dblq);
3221         ST0 = fpsrcop/*ST0*/ - fptemp * dblq;
3222
3223         /* convert dblq to q by truncating towards zero */
3224         if (dblq < 0.0)
3225            q = (signed long long int)(-dblq);
3226         else
3227            q = (signed long long int)dblq;
3228
3229         env->fpus &= (~0x4700); /* (C3,C2,C1,C0) <-- 0000 */
3230                                 /* (C0,C3,C1) <-- (q2,q1,q0) */
3231         env->fpus |= (q & 0x4) << (8 - 2);  /* (C0) <-- q2 */
3232         env->fpus |= (q & 0x2) << (14 - 1); /* (C3) <-- q1 */
3233         env->fpus |= (q & 0x1) << (9 - 0);  /* (C1) <-- q0 */
3234     } else {
3235         int N = 32 + (expdif % 32); /* as per AMD docs */
3236         env->fpus |= 0x400;  /* C2 <-- 1 */
3237         fptemp = pow(2.0, (double)(expdif - N));
3238         fpsrcop = (ST0 / ST1) / fptemp;
3239         /* fpsrcop = integer obtained by chopping */
3240         fpsrcop = (fpsrcop < 0.0) ?
3241                   -(floor(fabs(fpsrcop))) : floor(fpsrcop);
3242         ST0 -= (ST1 * fpsrcop * fptemp);
3243     }
3244 }
3245
3246 void helper_fyl2xp1(void)
3247 {
3248     CPU86_LDouble fptemp;
3249
3250     fptemp = ST0;
3251     if ((fptemp+1.0)>0.0) {
3252         fptemp = log(fptemp+1.0) / log(2.0); /* log2(ST+1.0) */
3253         ST1 *= fptemp;
3254         fpop();
3255     } else {
3256         env->fpus &= (~0x4700);
3257         env->fpus |= 0x400;
3258     }
3259 }
3260
3261 void helper_fsqrt(void)
3262 {
3263     CPU86_LDouble fptemp;
3264
3265     fptemp = ST0;
3266     if (fptemp<0.0) {
3267         env->fpus &= (~0x4700);  /* (C3,C2,C1,C0) <-- 0000 */
3268         env->fpus |= 0x400;
3269     }
3270     ST0 = sqrt(fptemp);
3271 }
3272
3273 void helper_fsincos(void)
3274 {
3275     CPU86_LDouble fptemp;
3276
3277     fptemp = ST0;
3278     if ((fptemp > MAXTAN)||(fptemp < -MAXTAN)) {
3279         env->fpus |= 0x400;
3280     } else {
3281         ST0 = sin(fptemp);
3282         fpush();
3283         ST0 = cos(fptemp);
3284         env->fpus &= (~0x400);  /* C2 <-- 0 */
3285         /* the above code is for  |arg| < 2**63 only */
3286     }
3287 }
3288
3289 void helper_frndint(void)
3290 {
3291     ST0 = floatx_round_to_int(ST0, &env->fp_status);
3292 }
3293
3294 void helper_fscale(void)
3295 {
3296     ST0 = ldexp (ST0, (int)(ST1));
3297 }
3298
3299 void helper_fsin(void)
3300 {
3301     CPU86_LDouble fptemp;
3302
3303     fptemp = ST0;
3304     if ((fptemp > MAXTAN)||(fptemp < -MAXTAN)) {
3305         env->fpus |= 0x400;
3306     } else {
3307         ST0 = sin(fptemp);
3308         env->fpus &= (~0x400);  /* C2 <-- 0 */
3309         /* the above code is for  |arg| < 2**53 only */
3310     }
3311 }
3312
3313 void helper_fcos(void)
3314 {
3315     CPU86_LDouble fptemp;
3316
3317     fptemp = ST0;
3318     if((fptemp > MAXTAN)||(fptemp < -MAXTAN)) {
3319         env->fpus |= 0x400;
3320     } else {
3321         ST0 = cos(fptemp);
3322         env->fpus &= (~0x400);  /* C2 <-- 0 */
3323         /* the above code is for  |arg5 < 2**63 only */
3324     }
3325 }
3326
3327 void helper_fxam_ST0(void)
3328 {
3329     CPU86_LDoubleU temp;
3330     int expdif;
3331
3332     temp.d = ST0;
3333
3334     env->fpus &= (~0x4700);  /* (C3,C2,C1,C0) <-- 0000 */
3335     if (SIGND(temp))
3336         env->fpus |= 0x200; /* C1 <-- 1 */
3337
3338     /* XXX: test fptags too */
3339     expdif = EXPD(temp);
3340     if (expdif == MAXEXPD) {
3341 #ifdef USE_X86LDOUBLE
3342         if (MANTD(temp) == 0x8000000000000000ULL)
3343 #else
3344         if (MANTD(temp) == 0)
3345 #endif
3346             env->fpus |=  0x500 /*Infinity*/;
3347         else
3348             env->fpus |=  0x100 /*NaN*/;
3349     } else if (expdif == 0) {
3350         if (MANTD(temp) == 0)
3351             env->fpus |=  0x4000 /*Zero*/;
3352         else
3353             env->fpus |= 0x4400 /*Denormal*/;
3354     } else {
3355         env->fpus |= 0x400;
3356     }
3357 }
3358
3359 void helper_fstenv(target_ulong ptr, int data32)
3360 {
3361     int fpus, fptag, exp, i;
3362     uint64_t mant;
3363     CPU86_LDoubleU tmp;
3364
3365     fpus = (env->fpus & ~0x3800) | (env->fpstt & 0x7) << 11;
3366     fptag = 0;
3367     for (i=7; i>=0; i--) {
3368         fptag <<= 2;
3369         if (env->fptags[i]) {
3370             fptag |= 3;
3371         } else {
3372             tmp.d = env->fpregs[i].d;
3373             exp = EXPD(tmp);
3374             mant = MANTD(tmp);
3375             if (exp == 0 && mant == 0) {
3376                 /* zero */
3377                 fptag |= 1;
3378             } else if (exp == 0 || exp == MAXEXPD
3379 #ifdef USE_X86LDOUBLE
3380                        || (mant & (1LL << 63)) == 0
3381 #endif
3382                        ) {
3383                 /* NaNs, infinity, denormal */
3384                 fptag |= 2;
3385             }
3386         }
3387     }
3388     if (data32) {
3389         /* 32 bit */
3390         stl(ptr, env->fpuc);
3391         stl(ptr + 4, fpus);
3392         stl(ptr + 8, fptag);
3393         stl(ptr + 12, 0); /* fpip */
3394         stl(ptr + 16, 0); /* fpcs */
3395         stl(ptr + 20, 0); /* fpoo */
3396         stl(ptr + 24, 0); /* fpos */
3397     } else {
3398         /* 16 bit */
3399         stw(ptr, env->fpuc);
3400         stw(ptr + 2, fpus);
3401         stw(ptr + 4, fptag);
3402         stw(ptr + 6, 0);
3403         stw(ptr + 8, 0);
3404         stw(ptr + 10, 0);
3405         stw(ptr + 12, 0);
3406     }
3407 }
3408
3409 void helper_fldenv(target_ulong ptr, int data32)
3410 {
3411     int i, fpus, fptag;
3412
3413     if (data32) {
3414         env->fpuc = lduw(ptr);
3415         fpus = lduw(ptr + 4);
3416         fptag = lduw(ptr + 8);
3417     }
3418     else {
3419         env->fpuc = lduw(ptr);
3420         fpus = lduw(ptr + 2);
3421         fptag = lduw(ptr + 4);
3422     }
3423     env->fpstt = (fpus >> 11) & 7;
3424     env->fpus = fpus & ~0x3800;
3425     for(i = 0;i < 8; i++) {
3426         env->fptags[i] = ((fptag & 3) == 3);
3427         fptag >>= 2;
3428     }
3429 }
3430
3431 void helper_fsave(target_ulong ptr, int data32)
3432 {
3433     CPU86_LDouble tmp;
3434     int i;
3435
3436     helper_fstenv(ptr, data32);
3437
3438     ptr += (14 << data32);
3439     for(i = 0;i < 8; i++) {
3440         tmp = ST(i);
3441         helper_fstt(tmp, ptr);
3442         ptr += 10;
3443     }
3444
3445     /* fninit */
3446     env->fpus = 0;
3447     env->fpstt = 0;
3448     env->fpuc = 0x37f;
3449     env->fptags[0] = 1;
3450     env->fptags[1] = 1;
3451     env->fptags[2] = 1;
3452     env->fptags[3] = 1;
3453     env->fptags[4] = 1;
3454     env->fptags[5] = 1;
3455     env->fptags[6] = 1;
3456     env->fptags[7] = 1;
3457 }
3458
3459 void helper_frstor(target_ulong ptr, int data32)
3460 {
3461     CPU86_LDouble tmp;
3462     int i;
3463
3464     helper_fldenv(ptr, data32);
3465     ptr += (14 << data32);
3466
3467     for(i = 0;i < 8; i++) {
3468         tmp = helper_fldt(ptr);
3469         ST(i) = tmp;
3470         ptr += 10;
3471     }
3472 }
3473
3474 void helper_fxsave(target_ulong ptr, int data64)
3475 {
3476     int fpus, fptag, i, nb_xmm_regs;
3477     CPU86_LDouble tmp;
3478     target_ulong addr;
3479
3480     fpus = (env->fpus & ~0x3800) | (env->fpstt & 0x7) << 11;
3481     fptag = 0;
3482     for(i = 0; i < 8; i++) {
3483         fptag |= (env->fptags[i] << i);
3484     }
3485     stw(ptr, env->fpuc);
3486     stw(ptr + 2, fpus);
3487     stw(ptr + 4, fptag ^ 0xff);
3488
3489     addr = ptr + 0x20;
3490     for(i = 0;i < 8; i++) {
3491         tmp = ST(i);
3492         helper_fstt(tmp, addr);
3493         addr += 16;
3494     }
3495
3496     if (env->cr[4] & CR4_OSFXSR_MASK) {
3497         /* XXX: finish it */
3498         stl(ptr + 0x18, env->mxcsr); /* mxcsr */
3499         stl(ptr + 0x1c, 0x0000ffff); /* mxcsr_mask */
3500         nb_xmm_regs = 8 << data64;
3501         addr = ptr + 0xa0;
3502         for(i = 0; i < nb_xmm_regs; i++) {
3503             stq(addr, env->xmm_regs[i].XMM_Q(0));
3504             stq(addr + 8, env->xmm_regs[i].XMM_Q(1));
3505             addr += 16;
3506         }
3507     }
3508 }
3509
3510 void helper_fxrstor(target_ulong ptr, int data64)
3511 {
3512     int i, fpus, fptag, nb_xmm_regs;
3513     CPU86_LDouble tmp;
3514     target_ulong addr;
3515
3516     env->fpuc = lduw(ptr);
3517     fpus = lduw(ptr + 2);
3518     fptag = lduw(ptr + 4);
3519     env->fpstt = (fpus >> 11) & 7;
3520     env->fpus = fpus & ~0x3800;
3521     fptag ^= 0xff;
3522     for(i = 0;i < 8; i++) {
3523         env->fptags[i] = ((fptag >> i) & 1);
3524     }
3525
3526     addr = ptr + 0x20;
3527     for(i = 0;i < 8; i++) {
3528         tmp = helper_fldt(addr);
3529         ST(i) = tmp;
3530         addr += 16;
3531     }
3532
3533     if (env->cr[4] & CR4_OSFXSR_MASK) {
3534         /* XXX: finish it */
3535         env->mxcsr = ldl(ptr + 0x18);
3536         //ldl(ptr + 0x1c);
3537         nb_xmm_regs = 8 << data64;
3538         addr = ptr + 0xa0;
3539         for(i = 0; i < nb_xmm_regs; i++) {
3540             env->xmm_regs[i].XMM_Q(0) = ldq(addr);
3541             env->xmm_regs[i].XMM_Q(1) = ldq(addr + 8);
3542             addr += 16;
3543         }
3544     }
3545 }
3546
3547 #ifndef USE_X86LDOUBLE
3548
3549 void cpu_get_fp80(uint64_t *pmant, uint16_t *pexp, CPU86_LDouble f)
3550 {
3551     CPU86_LDoubleU temp;
3552     int e;
3553
3554     temp.d = f;
3555     /* mantissa */
3556     *pmant = (MANTD(temp) << 11) | (1LL << 63);
3557     /* exponent + sign */
3558     e = EXPD(temp) - EXPBIAS + 16383;
3559     e |= SIGND(temp) >> 16;
3560     *pexp = e;
3561 }
3562
3563 CPU86_LDouble cpu_set_fp80(uint64_t mant, uint16_t upper)
3564 {
3565     CPU86_LDoubleU temp;
3566     int e;
3567     uint64_t ll;
3568
3569     /* XXX: handle overflow ? */
3570     e = (upper & 0x7fff) - 16383 + EXPBIAS; /* exponent */
3571     e |= (upper >> 4) & 0x800; /* sign */
3572     ll = (mant >> 11) & ((1LL << 52) - 1);
3573 #ifdef __arm__
3574     temp.l.upper = (e << 20) | (ll >> 32);
3575     temp.l.lower = ll;
3576 #else
3577     temp.ll = ll | ((uint64_t)e << 52);
3578 #endif
3579     return temp.d;
3580 }
3581
3582 #else
3583
3584 void cpu_get_fp80(uint64_t *pmant, uint16_t *pexp, CPU86_LDouble f)
3585 {
3586     CPU86_LDoubleU temp;
3587
3588     temp.d = f;
3589     *pmant = temp.l.lower;
3590     *pexp = temp.l.upper;
3591 }
3592
3593 CPU86_LDouble cpu_set_fp80(uint64_t mant, uint16_t upper)
3594 {
3595     CPU86_LDoubleU temp;
3596
3597     temp.l.upper = upper;
3598     temp.l.lower = mant;
3599     return temp.d;
3600 }
3601 #endif
3602
3603 #ifdef TARGET_X86_64
3604
3605 //#define DEBUG_MULDIV
3606
3607 static void add128(uint64_t *plow, uint64_t *phigh, uint64_t a, uint64_t b)
3608 {
3609     *plow += a;
3610     /* carry test */
3611     if (*plow < a)
3612         (*phigh)++;
3613     *phigh += b;
3614 }
3615
3616 static void neg128(uint64_t *plow, uint64_t *phigh)
3617 {
3618     *plow = ~ *plow;
3619     *phigh = ~ *phigh;
3620     add128(plow, phigh, 1, 0);
3621 }
3622
3623 static void mul64(uint64_t *plow, uint64_t *phigh, uint64_t a, uint64_t b)
3624 {
3625     uint32_t a0, a1, b0, b1;
3626     uint64_t v;
3627
3628     a0 = a;
3629     a1 = a >> 32;
3630
3631     b0 = b;
3632     b1 = b >> 32;
3633
3634     v = (uint64_t)a0 * (uint64_t)b0;
3635     *plow = v;
3636     *phigh = 0;
3637
3638     v = (uint64_t)a0 * (uint64_t)b1;
3639     add128(plow, phigh, v << 32, v >> 32);
3640
3641     v = (uint64_t)a1 * (uint64_t)b0;
3642     add128(plow, phigh, v << 32, v >> 32);
3643
3644     v = (uint64_t)a1 * (uint64_t)b1;
3645     *phigh += v;
3646 #ifdef DEBUG_MULDIV
3647     printf("mul: 0x%016" PRIx64 " * 0x%016" PRIx64 " = 0x%016" PRIx64 "%016" PRIx64 "\n",
3648            a, b, *phigh, *plow);
3649 #endif
3650 }
3651
3652 static void imul64(uint64_t *plow, uint64_t *phigh, int64_t a, int64_t b)
3653 {
3654     int sa, sb;
3655     sa = (a < 0);
3656     if (sa)
3657         a = -a;
3658     sb = (b < 0);
3659     if (sb)
3660         b = -b;
3661     mul64(plow, phigh, a, b);
3662     if (sa ^ sb) {
3663         neg128(plow, phigh);
3664     }
3665 }
3666
3667 /* return TRUE if overflow */
3668 static int div64(uint64_t *plow, uint64_t *phigh, uint64_t b)
3669 {
3670     uint64_t q, r, a1, a0;
3671     int i, qb, ab;
3672
3673     a0 = *plow;
3674     a1 = *phigh;
3675     if (a1 == 0) {
3676         q = a0 / b;
3677         r = a0 % b;
3678         *plow = q;
3679         *phigh = r;
3680     } else {
3681         if (a1 >= b)
3682             return 1;
3683         /* XXX: use a better algorithm */
3684         for(i = 0; i < 64; i++) {
3685             ab = a1 >> 63;
3686             a1 = (a1 << 1) | (a0 >> 63);
3687             if (ab || a1 >= b) {
3688                 a1 -= b;
3689                 qb = 1;
3690             } else {
3691                 qb = 0;
3692             }
3693             a0 = (a0 << 1) | qb;
3694         }
3695 #if defined(DEBUG_MULDIV)
3696         printf("div: 0x%016" PRIx64 "%016" PRIx64 " / 0x%016" PRIx64 ": q=0x%016" PRIx64 " r=0x%016" PRIx64 "\n",
3697                *phigh, *plow, b, a0, a1);
3698 #endif
3699         *plow = a0;
3700         *phigh = a1;
3701     }
3702     return 0;
3703 }
3704
3705 /* return TRUE if overflow */
3706 static int idiv64(uint64_t *plow, uint64_t *phigh, int64_t b)
3707 {
3708     int sa, sb;
3709     sa = ((int64_t)*phigh < 0);
3710     if (sa)
3711         neg128(plow, phigh);
3712     sb = (b < 0);
3713     if (sb)
3714         b = -b;
3715     if (div64(plow, phigh, b) != 0)
3716         return 1;
3717     if (sa ^ sb) {
3718         if (*plow > (1ULL << 63))
3719             return 1;
3720         *plow = - *plow;
3721     } else {
3722         if (*plow >= (1ULL << 63))
3723             return 1;
3724     }
3725     if (sa)
3726         *phigh = - *phigh;
3727     return 0;
3728 }
3729
3730 void helper_mulq_EAX_T0(void)
3731 {
3732     uint64_t r0, r1;
3733
3734     mul64(&r0, &r1, EAX, T0);
3735     EAX = r0;
3736     EDX = r1;
3737     CC_DST = r0;
3738     CC_SRC = r1;
3739 }
3740
3741 void helper_imulq_EAX_T0(void)
3742 {
3743     uint64_t r0, r1;
3744
3745     imul64(&r0, &r1, EAX, T0);
3746     EAX = r0;
3747     EDX = r1;
3748     CC_DST = r0;
3749     CC_SRC = ((int64_t)r1 != ((int64_t)r0 >> 63));
3750 }
3751
3752 void helper_imulq_T0_T1(void)
3753 {
3754     uint64_t r0, r1;
3755
3756     imul64(&r0, &r1, T0, T1);
3757     T0 = r0;
3758     CC_DST = r0;
3759     CC_SRC = ((int64_t)r1 != ((int64_t)r0 >> 63));
3760 }
3761
3762 void helper_divq_EAX_T0(void)
3763 {
3764     uint64_t r0, r1;
3765     if (T0 == 0) {
3766         raise_exception(EXCP00_DIVZ);
3767     }
3768     r0 = EAX;
3769     r1 = EDX;
3770     if (div64(&r0, &r1, T0))
3771         raise_exception(EXCP00_DIVZ);
3772     EAX = r0;
3773     EDX = r1;
3774 }
3775
3776 void helper_idivq_EAX_T0(void)
3777 {
3778     uint64_t r0, r1;
3779     if (T0 == 0) {
3780         raise_exception(EXCP00_DIVZ);
3781     }
3782     r0 = EAX;
3783     r1 = EDX;
3784     if (idiv64(&r0, &r1, T0))
3785         raise_exception(EXCP00_DIVZ);
3786     EAX = r0;
3787     EDX = r1;
3788 }
3789
3790 void helper_bswapq_T0(void)
3791 {
3792     T0 = bswap64(T0);
3793 }
3794 #endif
3795
3796 void helper_hlt(void)
3797 {
3798     env->hflags &= ~HF_INHIBIT_IRQ_MASK; /* needed if sti is just before */
3799     env->hflags |= HF_HALTED_MASK;
3800     env->exception_index = EXCP_HLT;
3801     cpu_loop_exit();
3802 }
3803
3804 void helper_monitor(void)
3805 {
3806     if ((uint32_t)ECX != 0)
3807         raise_exception(EXCP0D_GPF);
3808     /* XXX: store address ? */
3809 }
3810
3811 void helper_mwait(void)
3812 {
3813     if ((uint32_t)ECX != 0)
3814         raise_exception(EXCP0D_GPF);
3815     /* XXX: not complete but not completely erroneous */
3816     if (env->cpu_index != 0 || env->next_cpu != NULL) {
3817         /* more than one CPU: do not sleep because another CPU may
3818            wake this one */
3819     } else {
3820         helper_hlt();
3821     }
3822 }
3823
3824 float approx_rsqrt(float a)
3825 {
3826     return 1.0 / sqrt(a);
3827 }
3828
3829 float approx_rcp(float a)
3830 {
3831     return 1.0 / a;
3832 }
3833
3834 void update_fp_status(void)
3835 {
3836     int rnd_type;
3837
3838     /* set rounding mode */
3839     switch(env->fpuc & RC_MASK) {
3840     default:
3841     case RC_NEAR:
3842         rnd_type = float_round_nearest_even;
3843         break;
3844     case RC_DOWN:
3845         rnd_type = float_round_down;
3846         break;
3847     case RC_UP:
3848         rnd_type = float_round_up;
3849         break;
3850     case RC_CHOP:
3851         rnd_type = float_round_to_zero;
3852         break;
3853     }
3854     set_float_rounding_mode(rnd_type, &env->fp_status);
3855 #ifdef FLOATX80
3856     switch((env->fpuc >> 8) & 3) {
3857     case 0:
3858         rnd_type = 32;
3859         break;
3860     case 2:
3861         rnd_type = 64;
3862         break;
3863     case 3:
3864     default:
3865         rnd_type = 80;
3866         break;
3867     }
3868     set_floatx80_rounding_precision(rnd_type, &env->fp_status);
3869 #endif
3870 }
3871
3872 #if !defined(CONFIG_USER_ONLY)
3873
3874 #define MMUSUFFIX _mmu
3875 #define GETPC() (__builtin_return_address(0))
3876
3877 #define SHIFT 0
3878 #include "softmmu_template.h"
3879
3880 #define SHIFT 1
3881 #include "softmmu_template.h"
3882
3883 #define SHIFT 2
3884 #include "softmmu_template.h"
3885
3886 #define SHIFT 3
3887 #include "softmmu_template.h"
3888
3889 #endif
3890
3891 /* try to fill the TLB and return an exception if error. If retaddr is
3892    NULL, it means that the function was called in C code (i.e. not
3893    from generated code or from helper.c) */
3894 /* XXX: fix it to restore all registers */
3895 void tlb_fill(target_ulong addr, int is_write, int is_user, void *retaddr)
3896 {
3897     TranslationBlock *tb;
3898     int ret;
3899     unsigned long pc;
3900     CPUX86State *saved_env;
3901
3902     /* XXX: hack to restore env in all cases, even if not called from
3903        generated code */
3904     saved_env = env;
3905     env = cpu_single_env;
3906
3907     ret = cpu_x86_handle_mmu_fault(env, addr, is_write, is_user, 1);
3908     if (ret) {
3909         if (retaddr) {
3910             /* now we have a real cpu fault */
3911             pc = (unsigned long)retaddr;
3912             tb = tb_find_pc(pc);
3913             if (tb) {
3914                 /* the PC is inside the translated code. It means that we have
3915                    a virtual CPU fault */
3916                 cpu_restore_state(tb, env, pc, NULL);
3917             }
3918         }
3919         if (retaddr)
3920             raise_exception_err(env->exception_index, env->error_code);
3921         else
3922             raise_exception_err_norestore(env->exception_index, env->error_code);
3923     }
3924     env = saved_env;
3925 }