vcs.maemo.org Git - qemu/blob - hw/pxa.h

   1 /*
   2  * Intel XScale PXA255/270 processor support.
   3  *
   4  * Copyright (c) 2006 Openedhand Ltd.
   5  * Written by Andrzej Zaborowski <balrog@zabor.org>
   6  *
   7  * This code is licenced under the GPL.
   8  */
   9 #ifndef PXA_H
  10 # define PXA_H                  "pxa.h"
  11
  12 /* Interrupt numbers */
  13 # define PXA2XX_PIC_SSP3        0
  14 # define PXA2XX_PIC_USBH2       2
  15 # define PXA2XX_PIC_USBH1       3
  16 # define PXA2XX_PIC_PWRI2C      6
  17 # define PXA25X_PIC_HWUART      7
  18 # define PXA27X_PIC_OST_4_11    7
  19 # define PXA2XX_PIC_GPIO_0      8
  20 # define PXA2XX_PIC_GPIO_1      9
  21 # define PXA2XX_PIC_GPIO_X      10
  22 # define PXA2XX_PIC_I2S         13
  23 # define PXA26X_PIC_ASSP        15
  24 # define PXA25X_PIC_NSSP        16
  25 # define PXA27X_PIC_SSP2        16
  26 # define PXA2XX_PIC_LCD         17
  27 # define PXA2XX_PIC_I2C         18
  28 # define PXA2XX_PIC_ICP         19
  29 # define PXA2XX_PIC_STUART      20
  30 # define PXA2XX_PIC_BTUART      21
  31 # define PXA2XX_PIC_FFUART      22
  32 # define PXA2XX_PIC_MMC         23
  33 # define PXA2XX_PIC_SSP         24
  34 # define PXA2XX_PIC_DMA         25
  35 # define PXA2XX_PIC_OST_0       26
  36 # define PXA2XX_PIC_RTC1HZ      30
  37 # define PXA2XX_PIC_RTCALARM    31
  38
  39 /* DMA requests */
  40 # define PXA2XX_RX_RQ_I2S       2
  41 # define PXA2XX_TX_RQ_I2S       3
  42 # define PXA2XX_RX_RQ_BTUART    4
  43 # define PXA2XX_TX_RQ_BTUART    5
  44 # define PXA2XX_RX_RQ_FFUART    6
  45 # define PXA2XX_TX_RQ_FFUART    7
  46 # define PXA2XX_RX_RQ_SSP1      13
  47 # define PXA2XX_TX_RQ_SSP1      14
  48 # define PXA2XX_RX_RQ_SSP2      15
  49 # define PXA2XX_TX_RQ_SSP2      16
  50 # define PXA2XX_RX_RQ_ICP       17
  51 # define PXA2XX_TX_RQ_ICP       18
  52 # define PXA2XX_RX_RQ_STUART    19
  53 # define PXA2XX_TX_RQ_STUART    20
  54 # define PXA2XX_RX_RQ_MMCI      21
  55 # define PXA2XX_TX_RQ_MMCI      22
  56 # define PXA2XX_USB_RQ(x)       ((x) + 24)
  57 # define PXA2XX_RX_RQ_SSP3      66
  58 # define PXA2XX_TX_RQ_SSP3      67
  59
  60 # define PXA2XX_RAM_BASE        0xa0000000
  61
  62 /* pxa2xx_pic.c */
  63 struct pxa2xx_pic_state_s;
  64 qemu_irq *pxa2xx_pic_init(target_phys_addr_t base, CPUState *env);
  65
  66 /* pxa2xx_gpio.c */
  67 struct pxa2xx_gpio_info_s;
  68 struct pxa2xx_gpio_info_s *pxa2xx_gpio_init(target_phys_addr_t base,
  69                 CPUState *env, qemu_irq *pic, int lines);
  70 void pxa2xx_gpio_set(struct pxa2xx_gpio_info_s *s, int line, int level);
  71 void pxa2xx_gpio_handler_set(struct pxa2xx_gpio_info_s *s, int line,
  72                 gpio_handler_t handler, void *opaque);
  73 void pxa2xx_gpio_read_notifier(struct pxa2xx_gpio_info_s *s,
  74                 void (*handler)(void *opaque), void *opaque);
  75
  76 /* pxa2xx_dma.c */
  77 struct pxa2xx_dma_state_s;
  78 struct pxa2xx_dma_state_s *pxa255_dma_init(target_phys_addr_t base,
  79                 qemu_irq irq);
  80 struct pxa2xx_dma_state_s *pxa27x_dma_init(target_phys_addr_t base,
  81                 qemu_irq irq);
  82 void pxa2xx_dma_request(struct pxa2xx_dma_state_s *s, int req_num, int on);
  83
  84 /* pxa2xx.c */
  85 struct pxa2xx_ssp_s;
  86 void pxa2xx_ssp_attach(struct pxa2xx_ssp_s *port,
  87                 uint32_t (*readfn)(void *opaque),
  88                 void (*writefn)(void *opaque, uint32_t value), void *opaque);
  89
  90 struct pxa2xx_i2s_s;
  91 struct pxa2xx_fir_s;
  92
  93 struct pxa2xx_state_s {
  94     CPUState *env;
  95     qemu_irq *pic;
  96     struct pxa2xx_dma_state_s *dma;
  97     struct pxa2xx_gpio_info_s *gpio;
  98     struct pxa2xx_ssp_s **ssp;
  99     struct pxa2xx_i2s_s *i2s;
 100     struct pxa2xx_fir_s *fir;
 101
 102     /* Power management */
 103     target_phys_addr_t pm_base;
 104     uint32_t pm_regs[0x40];
 105
 106     /* Clock management */
 107     target_phys_addr_t cm_base;
 108     uint32_t cm_regs[4];
 109     uint32_t clkcfg;
 110
 111     /* Memory management */
 112     target_phys_addr_t mm_base;
 113     uint32_t mm_regs[0x1a];
 114
 115     /* Performance monitoring */
 116     uint32_t pmnc;
 117
 118     /* Real-Time clock */
 119     target_phys_addr_t rtc_base;
 120     uint32_t rttr;
 121     uint32_t rtsr;
 122     uint32_t rtar;
 123     uint32_t rdar1;
 124     uint32_t rdar2;
 125     uint32_t ryar1;
 126     uint32_t ryar2;
 127     uint32_t swar1;
 128     uint32_t swar2;
 129     uint32_t piar;
 130     uint32_t last_rcnr;
 131     uint32_t last_rdcr;
 132     uint32_t last_rycr;
 133     uint32_t last_swcr;
 134     uint32_t last_rtcpicr;
 135     int64_t last_hz;
 136     int64_t last_sw;
 137     int64_t last_pi;
 138     QEMUTimer *rtc_hz;
 139     QEMUTimer *rtc_rdal1;
 140     QEMUTimer *rtc_rdal2;
 141     QEMUTimer *rtc_swal1;
 142     QEMUTimer *rtc_swal2;
 143     QEMUTimer *rtc_pi;
 144 };
 145
 146 struct pxa2xx_i2s_s {
 147     target_phys_addr_t base;
 148     qemu_irq irq;
 149     struct pxa2xx_dma_state_s *dma;
 150     void (*data_req)(void *, int, int);
 151
 152     uint32_t control[2];
 153     uint32_t status;
 154     uint32_t mask;
 155     uint32_t clk;
 156
 157     int enable;
 158     int rx_len;
 159     int tx_len;
 160     void (*codec_out)(void *, uint32_t);
 161     uint32_t (*codec_in)(void *);
 162     void *opaque;
 163
 164     int fifo_len;
 165     uint32_t fifo[16];
 166 };
 167
 168 # define PA_FMT                 "0x%08lx"
 169 # define REG_FMT                "0x%lx"
 170
 171 struct pxa2xx_state_s *pxa270_init(DisplayState *ds, const char *revision);
 172 struct pxa2xx_state_s *pxa255_init(DisplayState *ds);
 173
 174 void pxa2xx_reset(int line, int level, void *opaque);
 175
 176 #endif  /* PXA_H */