vcs.maemo.org Git - qemu/blob - hw/mips_r4k.c

   1 /*
   2  * QEMU/MIPS pseudo-board
   3  *
   4  * emulates a simple machine with ISA-like bus.
   5  * ISA IO space mapped to the 0x14000000 (PHYS) and
   6  * ISA memory at the 0x10000000 (PHYS, 16Mb in size).
   7  * All peripherial devices are attached to this "bus" with
   8  * the standard PC ISA addresses.
   9 */
  10 #include "vl.h"
  11
  12 #define BIOS_FILENAME "mips_bios.bin"
  13 //#define BIOS_FILENAME "system.bin"
  14 #define KERNEL_LOAD_ADDR 0x80010000
  15 #define INITRD_LOAD_ADDR 0x80800000
  16
  17 #define VIRT_TO_PHYS_ADDEND (-0x80000000LL)
  18
  19 static const int ide_iobase[2] = { 0x1f0, 0x170 };
  20 static const int ide_iobase2[2] = { 0x3f6, 0x376 };
  21 static const int ide_irq[2] = { 14, 15 };
  22
  23 extern FILE *logfile;
  24
  25 static PITState *pit; /* PIT i8254 */
  26
  27 /*i8254 PIT is attached to the IRQ0 at PIC i8259 */
  28 /*The PIC is attached to the MIPS CPU INT0 pin */
  29 static void pic_irq_request(void *opaque, int level)
  30 {
  31     CPUState *env = first_cpu;
  32     if (level) {
  33         env->CP0_Cause |= 0x00000400;
  34         cpu_interrupt(env, CPU_INTERRUPT_HARD);
  35     } else {
  36         env->CP0_Cause &= ~0x00000400;
  37         cpu_reset_interrupt(env, CPU_INTERRUPT_HARD);
  38     }
  39 }
  40
  41 static void mips_qemu_writel (void *opaque, target_phys_addr_t addr,
  42                               uint32_t val)
  43 {
  44     if ((addr & 0xffff) == 0 && val == 42)
  45         qemu_system_reset_request ();
  46     else if ((addr & 0xffff) == 4 && val == 42)
  47         qemu_system_shutdown_request ();
  48 }
  49
  50 static uint32_t mips_qemu_readl (void *opaque, target_phys_addr_t addr)
  51 {
  52     return 0;
  53 }
  54
  55 static CPUWriteMemoryFunc *mips_qemu_write[] = {
  56     &mips_qemu_writel,
  57     &mips_qemu_writel,
  58     &mips_qemu_writel,
  59 };
  60
  61 static CPUReadMemoryFunc *mips_qemu_read[] = {
  62     &mips_qemu_readl,
  63     &mips_qemu_readl,
  64     &mips_qemu_readl,
  65 };
  66
  67 static int mips_qemu_iomemtype = 0;
  68
  69 void load_kernel (CPUState *env, int ram_size, const char *kernel_filename,
  70                   const char *kernel_cmdline,
  71                   const char *initrd_filename)
  72 {
  73     int64_t entry = 0;
  74     long kernel_size, initrd_size;
  75
  76     kernel_size = load_elf(kernel_filename, VIRT_TO_PHYS_ADDEND, &entry);
  77     if (kernel_size >= 0)
  78         env->PC = entry;
  79     else {
  80         kernel_size = load_image(kernel_filename,
  81                                  phys_ram_base + KERNEL_LOAD_ADDR + VIRT_TO_PHYS_ADDEND);
  82         if (kernel_size < 0) {
  83             fprintf(stderr, "qemu: could not load kernel '%s'\n",
  84                     kernel_filename);
  85             exit(1);
  86         }
  87         env->PC = KERNEL_LOAD_ADDR;
  88     }
  89
  90     /* load initrd */
  91     initrd_size = 0;
  92     if (initrd_filename) {
  93         initrd_size = load_image(initrd_filename,
  94                                  phys_ram_base + INITRD_LOAD_ADDR + VIRT_TO_PHYS_ADDEND);
  95         if (initrd_size == (target_ulong) -1) {
  96             fprintf(stderr, "qemu: could not load initial ram disk '%s'\n",
  97                     initrd_filename);
  98             exit(1);
  99         }
 100     }
 101
 102     /* Store command line.  */
 103     if (initrd_size > 0) {
 104         int ret;
 105         ret = sprintf(phys_ram_base + (16 << 20) - 256,
 106                       "rd_start=0x%08x rd_size=%li ",
 107                       INITRD_LOAD_ADDR,
 108                       initrd_size);
 109         strcpy (phys_ram_base + (16 << 20) - 256 + ret, kernel_cmdline);
 110     }
 111     else {
 112         strcpy (phys_ram_base + (16 << 20) - 256, kernel_cmdline);
 113     }
 114
 115     *(int *)(phys_ram_base + (16 << 20) - 260) = tswap32 (0x12345678);
 116     *(int *)(phys_ram_base + (16 << 20) - 264) = tswap32 (ram_size);
 117 }
 118
 119 static void main_cpu_reset(void *opaque)
 120 {
 121     CPUState *env = opaque;
 122     cpu_reset(env);
 123
 124     if (env->kernel_filename)
 125         load_kernel (env, env->ram_size, env->kernel_filename,
 126                      env->kernel_cmdline, env->initrd_filename);
 127 }
 128
 129 void mips_r4k_init (int ram_size, int vga_ram_size, int boot_device,
 130                     DisplayState *ds, const char **fd_filename, int snapshot,
 131                     const char *kernel_filename, const char *kernel_cmdline,
 132                     const char *initrd_filename)
 133 {
 134     char buf[1024];
 135     unsigned long bios_offset;
 136     int ret;
 137     CPUState *env;
 138     int i;
 139
 140     env = cpu_init();
 141     register_savevm("cpu", 0, 3, cpu_save, cpu_load, env);
 142     qemu_register_reset(main_cpu_reset, env);
 143
 144     /* allocate RAM */
 145     cpu_register_physical_memory(0, ram_size, IO_MEM_RAM);
 146
 147     if (!mips_qemu_iomemtype) {
 148         mips_qemu_iomemtype = cpu_register_io_memory(0, mips_qemu_read,
 149                                                      mips_qemu_write, NULL);
 150     }
 151     cpu_register_physical_memory(0x1fbf0000, 0x10000, mips_qemu_iomemtype);
 152
 153     /* Try to load a BIOS image. If this fails, we continue regardless,
 154        but initialize the hardware ourselves. When a kernel gets
 155        preloaded we also initialize the hardware, since the BIOS wasn't
 156        run. */
 157     bios_offset = ram_size + vga_ram_size;
 158     snprintf(buf, sizeof(buf), "%s/%s", bios_dir, BIOS_FILENAME);
 159     ret = load_image(buf, phys_ram_base + bios_offset);
 160     if (ret == BIOS_SIZE) {
 161         cpu_register_physical_memory((uint32_t)(0x1fc00000),
 162                                      BIOS_SIZE, bios_offset | IO_MEM_ROM);
 163     } else {
 164         /* not fatal */
 165         fprintf(stderr, "qemu: Warning, could not load MIPS bios '%s'\n",
 166                 buf);
 167     }
 168
 169     if (kernel_filename) {
 170         load_kernel (env, ram_size, kernel_filename, kernel_cmdline,
 171                      initrd_filename);
 172         env->ram_size = ram_size;
 173         env->kernel_filename = kernel_filename;
 174         env->kernel_cmdline = kernel_cmdline;
 175         env->initrd_filename = initrd_filename;
 176     }
 177
 178     /* Init CPU internal devices */
 179     cpu_mips_clock_init(env);
 180     cpu_mips_irqctrl_init();
 181
 182     /* Register 64 KB of ISA IO space at 0x14000000 */
 183     isa_mmio_init(0x14000000, 0x00010000);
 184     isa_mem_base = 0x10000000;
 185
 186     isa_pic = pic_init(pic_irq_request, env);
 187     pit = pit_init(0x40, 0);
 188     serial_init(&pic_set_irq_new, isa_pic, 0x3f8, 4, serial_hds[0]);
 189     isa_vga_init(ds, phys_ram_base + ram_size, ram_size,
 190                  vga_ram_size);
 191
 192     if (nd_table[0].vlan) {
 193         if (nd_table[0].model == NULL
 194             || strcmp(nd_table[0].model, "ne2k_isa") == 0) {
 195             isa_ne2000_init(0x300, 9, &nd_table[0]);
 196         } else {
 197             fprintf(stderr, "qemu: Unsupported NIC: %s\n", nd_table[0].model);
 198             exit (1);
 199         }
 200     }
 201
 202     for(i = 0; i < 2; i++)
 203         isa_ide_init(ide_iobase[i], ide_iobase2[i], ide_irq[i],
 204                      bs_table[2 * i], bs_table[2 * i + 1]);
 205 }
 206
 207 QEMUMachine mips_machine = {
 208     "mips",
 209     "mips r4k platform",
 210     mips_r4k_init,
 211 };